【技術實現步驟摘要】
本專利技術屬于功率半導體器件，特別涉及一種高低邊集成mos型功率開關。
技術介紹
1、傳統的基于mos器件的電子電力電路，比如buck、boost及半橋等電路，它們均具備功率轉換功能，使用集成電路完成功率轉換功能通常需要控制電路、與輸入電壓電耦合的直流高側器件、以及與地電耦合的直流低側器件。例如在同步降壓轉換器(sync?buckconverter)中，通過使高側器件和低側器件交替工作來進行功率轉換從而降低電壓，其中，由控制電路進行效率高且功耗低的開關和控制功能，因此高低側器件可以被當作是一個功率開關。
2、控制電路通常包括邏輯電路、保護電路和驅動電路，那么控制電路和高低側器件可以合稱為智能功率開關。作為智能功率開關的輸出級部分，即高低側器件，往往需要用到兩個串聯配置的mos器件，其中一個mos的源極與另一個mos的漏極相連，如圖1至圖3中的虛線框所示。傳統的解決方案是使用兩個分立的mos器件和一個驅動芯片在pcb板上連接，然而，此種方案占用pcb板面積較大，布線長度較長，寄生電感、電容、電阻較大，從而影響信號傳輸延遲和增加電磁干擾，同時還存在多個封裝焊接點可能帶來的可靠性問題等。
3、為了解決傳統方案的弊端，可以將兩個串聯的金屬氧化物半導體場效應晶體管(metal-oxide-semiconductorfield-effect?transistor,mosfet)芯片集成到單個封裝中，從而減小面積、傳輸延遲等問題，但是兩個mosfet芯片間仍然需要焊接線連接，會帶來額外的寄生電感、電容、電阻，芯片的集成
技術實現思路
1、針對上述技術問題，本專利技術的目的之一在于提出一種高低邊集成mos型器件，通過將兩個mosfet集成到單一的硅片上，不僅通過介質隔離區將兩個mos器件隔離，從而抵擋器件之間的橫向耐壓，還通過低電阻區或金屬走線使一個mos的源極和另一個mos的漏極相連接，低電阻率區或金屬走線提供低阻抗通道，從而形成一個高效緊湊的串聯連接的單芯片解決方案，利于減小芯片占用pcb板的面積，實現高功率密度，降低溫度波動，減小傳輸延遲，降低電磁干擾等。
2、本專利技術為了實現上述目的，采用如下技術方案：
3、一種高低邊集成mos型器件，其元胞結構包括從下至上依次層疊設置的第三金屬化源極、p+襯底以及p-外延層；
4、在沿p-外延層左右方向的中間位置設置第一溝槽，第一溝槽為縱向布置，且從p-外延層的上表面向下延伸至p+襯底的上表面；
5、第一溝槽內填充有介質材料，以形成介質隔離區；
6、第一溝槽的左側設有第三p+低電阻率區，第三p+低電阻率區也為縱向布置；第三p+低電阻率區與第一溝槽的左側面相互接觸；
7、第三p+低電阻率區的左側設有第一p型基區、第一n-漂移區和第一平面柵結構；第一p型基區、第一n-漂移區均包含于p-外延層中；
8、第一p型基區和第一n-漂移區側面相互接觸的位于p-外延層的左側區域中的頂部，且第一p型基區位于第一n-漂移區的左側；
9、第一p型基區包含第一p+低電阻率區和第一n+源區；第一p+低電阻率區和第一n+源區側面相互接觸的位于第一p型基區的頂部左側區域，且第一p+低電阻率區位于第一n+源區的左側；第一p型基區的頂部右側區域位于第一n+源區的右側面與第一p型基區的右側面之間；
10、第一n-漂移區中包含第一n+漏區；第一n+漏區位于第一n-漂移區的頂部右側區域；第一n-漂移區的頂部左側區域位于第一n+漏區的左側面與第一n-漂移區的左側面之間；
11、第一n-漂移區和第一n+漏區的右側面均與第三p+低電阻率區的左側面相互接觸；
12、第一平面柵結構包含第一柵氧化層和第一柵電極；
13、第一柵氧化層的底面與第一n+源區的頂面右側部分區域、第一p型基區的頂部右側區域、以及第一n-漂移區的頂部左側區域均接觸；
14、第一柵電極位于第一柵氧化層的頂部表面；
15、第一溝槽的右側設有第二p+低電阻率區，第二p+低電阻率區也為縱向布置；第二p+低電阻率區與第一溝槽的右側面相互接觸；
16、第二p+低電阻率區的右側設有第二p型基區、第二n-漂移區和第二平面柵結構；第二p型基區、第二n-漂移區均包含在p-外延層中；
17、第二p型基區和第二n-漂移區側面相互接觸的位于p-外延層的右側區域中的頂部，且第二p型基區位于第二n-漂移區的左側；
18、第二p型基區中包含第二n+源區；
19、第二n+源區位于第二p型基區的頂部左側區域；第二p型基區的頂部右側區域位于第二n+源區的右側面與第二p型基區的右側面之間；
20、第二n+源區和第二p型基區的左側面均與第二p+低電阻率區的右側面相互接觸；
21、第二n-漂移區中包含第二n+漏區；
22、第二n+漏區位于第二n-漂移區的頂部右側區域；第二n-漂移區的頂部左側區域位于第二n+漏區的左側面與第二n-漂移區的左側面之間；
23、第二平面柵結構包含第二柵氧化層和第二柵電極；
24、第二柵氧化層的底面與第二n+源區的頂面右側部分區域、第二p型基區的頂部右側區域、以及第二n-漂移區頂部左側區域均接觸；
25、第二柵電極位于第二柵氧化層的頂部表面；
26、在p-外延層的上方設有絕緣層；在絕緣層上方設有第一金屬化源極、第一金屬化漏極、第二金屬化源極和第二金屬化漏極；
27、在絕緣層內設有通孔；其中第一金屬化源極通過通孔與第一p+低電阻率區和第一n+源區歐姆接觸；第一金屬化漏極通過通孔與第一n+漏區和第三p+低電阻率區歐姆接觸；第二金屬化源極通過通孔與第二p+低電阻率區和第二n+源區歐姆接觸；第二金屬化漏極通過通孔與第二n+漏區歐姆接觸。
28、此外，在上述高低邊集成mos型器件結構的基礎上，本專利技術還提出了一種新的高低邊集成mos型器件，在新的高低邊集成mos型器件中，將第三p+低電阻率區去掉，將第一金屬化漏極、第二金屬化源極合并為第二金屬化源極，將第二p+低電阻率區的source_down結構改為常規的ldmos結構，將第三金屬化源極去掉，其他結構可參考上述高低邊集成mos型器件的結構。
29、此外，本專利技術還提出了一種區別于上述兩種高低邊集成mos型器件結構的高低邊集成mos型器件，其采用如下技術方案：
30、一種高低邊集成mos型器件，其元胞結構包括從下至上依次層疊設置的第一金屬化漏極、n+襯底以及p-深阱區；
31、在沿p-深阱本文檔來自技高網...
【技術保護點】
1.一種高低邊集成MOS型器件，其特征在于，其元胞結構包括從下至上依次層疊設置的第三金屬化源極(110)、P+襯底(109)以及P-外延層(108)；
2.一種高低邊集成MOS型器件，其特征在于，其元胞結構包括從下至上依次層疊設置的P+襯底(109)以及P-外延層(108)；
3.根據權利要求1或2所述的高低邊集成MOS型器件，其特征在于，
4.根據權利要求1或2所述的高低邊集成MOS型器件，其特征在于，
5.根據權利要求1所述的高低邊集成MOS型器件，其特征在于，
6.一種高低邊集成MOS型器件，其特征在于，其元胞結構包括從下至上依次層疊設置的第一金屬化漏極(210)、N+襯底(209)以及P-深阱區(208)；
7.一種高低邊集成MOS型器件，其特征在于，其元胞結構包括從下至上依次層疊設置的N+襯底(209)以及P-深阱區(208)；
8.根據權利要求6或7所述的高低邊集成MOS型器件，其特征在于，
9.根據權利要求6或7所述的高低邊集成MOS型器件，其特征在于，
10
11.一種高低邊集成MOS型功率開關，包括控制電路以及高低側器件，高低側器件和控制電路集成在同一襯底上并電連接；其特征在于，
...【技術特征摘要】
1.一種高低邊集成mos型器件，其特征在于，其元胞結構包括從下至上依次層疊設置的第三金屬化源極(110)、p+襯底(109)以及p-外延層(108)；
2.一種高低邊集成mos型器件，其特征在于，其元胞結構包括從下至上依次層疊設置的p+襯底(109)以及p-外延層(108)；
3.根據權利要求1或2所述的高低邊集成mos型器件，其特征在于，
4.根據權利要求1或2所述的高低邊集成mos型器件，其特征在于，
5.根據權利要求1所述的高低邊集成mos型器件，其特征在于，
6.一種高低邊集成mos型器件，其特征在于，其元胞結構包括從下至...
【專利技術屬性】
技術研發人員：張金平，曾祥鑫，寧宬成，王永剛，
申請(專利權)人：廣州智明微電子科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。