System.ArgumentOutOfRangeException: 索引和長(zhǎng)度必須引用該字符串內(nèi)的位置。 參數(shù)名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專(zhuān)利技術(shù)涉及半導(dǎo)體集成電路,尤其涉及一種芯片集成化封裝工藝。
技術(shù)介紹
1、隨著科技的快速發(fā)展,半導(dǎo)體功率器件對(duì)多芯片使用頻率越來(lái)越高,現(xiàn)有技術(shù)一般采用多個(gè)芯片單獨(dú)連接,使用芯片數(shù)量多、占用空間大、布線(xiàn)復(fù)雜、對(duì)工程師的畫(huà)圖功底要求高。為了滿(mǎn)足芯片集約化的要求,電子工程師開(kāi)始采用芯片合封技術(shù),將多個(gè)芯片合封在一起作為合封芯片來(lái)使用,將引腳引出到合封芯片外部作為合封引腳,沒(méi)有把多個(gè)芯片該有的引腳引出,無(wú)法根據(jù)實(shí)際應(yīng)用場(chǎng)景的需求調(diào)整參數(shù),導(dǎo)致合封芯片的使用范圍窄,易造成資源浪費(fèi),同時(shí),合封芯片穩(wěn)定性不高,外部電路改變時(shí)易燒毀內(nèi)部元器件。因此,在滿(mǎn)足應(yīng)用需求的同時(shí)降低封裝成本,使封裝后的芯片應(yīng)用更廣、性能更穩(wěn)定成為目前需要解決的技術(shù)問(wèn)題。
技術(shù)實(shí)現(xiàn)思路
1、本專(zhuān)利技術(shù)提供一種芯片集成化封裝工藝,用于解決現(xiàn)有技術(shù)中在滿(mǎn)足應(yīng)用需求的同時(shí)易造成資源浪費(fèi),無(wú)法使封裝后的芯片應(yīng)用更廣、性能更穩(wěn)定的問(wèn)題。
2、本專(zhuān)利技術(shù)提供一種芯片集成化封裝工藝,使用貼片機(jī)將多個(gè)芯片間隔貼設(shè)于封裝基板上,并使用固定材料進(jìn)行固定;將多個(gè)芯片的所有引腳和封裝基板的引腳進(jìn)行電連接。
3、可選地,在封裝基板上填充保護(hù)材料;對(duì)封裝后的芯片進(jìn)行檢驗(yàn)和測(cè)試。
4、可選地,根據(jù)布板需求調(diào)整芯片參數(shù),芯片參數(shù)包括芯片個(gè)數(shù)、芯片型號(hào)、芯片位置和/或封裝后的芯片規(guī)格。
5、可選地,封裝基板的引腳不少于多個(gè)芯片引腳之和。
6、可選地,通過(guò)封裝基板的引腳進(jìn)行外部電路連接;根據(jù)預(yù)設(shè)需
7、可選地,多個(gè)芯片包括一個(gè)半橋驅(qū)動(dòng)芯片和兩個(gè)mos管。
8、可選地,封裝后的芯片邊長(zhǎng)為6.95-7.05mm,厚度為0.7-0.8mm。
9、可選地,封裝后的芯片輸入電壓范圍包括:0-400v。
10、可選地,檢驗(yàn)和測(cè)試包括外觀檢查、引腳排列檢查、電性能測(cè)試、功能測(cè)試、可靠性測(cè)試和安全性測(cè)試。
11、可選地,固定材料包括導(dǎo)電銀膠。
12、由上述技術(shù)方案可知,本專(zhuān)利技術(shù)包括:使用貼片機(jī)將多個(gè)芯片間隔貼設(shè)于封裝基板上,并使用固定材料進(jìn)行固定;將多個(gè)芯片的所有引腳和封裝基板的引腳進(jìn)行電連接。本專(zhuān)利技術(shù)通過(guò)將多個(gè)芯片集成化封裝成1個(gè)芯片,在滿(mǎn)足芯片應(yīng)用需求的同時(shí)降低封裝成本,提高封裝芯片的適用性和穩(wěn)定性。
本文檔來(lái)自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種芯片集成化封裝工藝,其特征在于,包括:
2.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特征在于,還包括:
3.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特征在于,還包括:
4.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特征在于,還包括:
5.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特征在于,還包括:
6.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特征在于,還包括:
7.根據(jù)權(quán)利要求6所述的芯片集成化封裝工藝,其特征在于,還包括:
8.根據(jù)權(quán)利要求6所述的芯片集成化封裝工藝,其特征在于,還包括:
9.根據(jù)權(quán)利要求2所述的芯片集成化封裝工藝,其特征在于,檢驗(yàn)和測(cè)試包括外觀檢查、引腳排列檢查、電性能測(cè)試、功能測(cè)試、可靠性測(cè)試和安全性測(cè)試。
10.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特征在于,固定材料包括導(dǎo)電銀膠。
【技術(shù)特征摘要】
1.一種芯片集成化封裝工藝,其特征在于,包括:
2.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特征在于,還包括:
3.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特征在于,還包括:
4.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特征在于,還包括:
5.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特征在于,還包括:
6.根據(jù)權(quán)利要求1所述的芯片集成化封裝工藝,其特...
【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員:吳峰,高乾,
申請(qǐng)(專(zhuān)利權(quán))人:四川華爾科技有限公司,
類(lèi)型:發(fā)明
國(guó)別省市:
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。