【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及芯片測(cè)試，具體涉及一種光芯片的測(cè)試結(jié)構(gòu)、測(cè)試方法及測(cè)試系統(tǒng)。
技術(shù)介紹
1、隨著大數(shù)據(jù)、人工智能、遠(yuǎn)程醫(yī)療、物聯(lián)網(wǎng)、電子商務(wù)、5g通信的不斷發(fā)展，全球數(shù)據(jù)流量爆發(fā)式地增長(zhǎng)，更低成本、更可靠、更快及更高密度的電路是集成電路封裝追求的目標(biāo)。
2、例如，本申請(qǐng)人提出了一種高維矩陣光芯片，如cn116736933a、cn117234276a，其光子計(jì)算單元的尺寸小于100μm。然而，在光芯片集成更高密度的電路也對(duì)于光芯片的封裝結(jié)構(gòu)設(shè)計(jì)、測(cè)試工藝均提出了極高的要求。
3、其中，針對(duì)這一高維矩陣光芯片的封裝結(jié)構(gòu)設(shè)計(jì)，申請(qǐng)人提出了一種基于2.5d封裝技術(shù)的光電芯片混合封裝結(jié)構(gòu)（參見(jiàn)cn117913084a），為了保證大規(guī)模光芯片具有足夠通道與布線層連接，從而實(shí)現(xiàn)與大量電芯片之間的電性互連，將其感光區(qū)設(shè)置在側(cè)面(也即感光區(qū)和光芯片焊盤分別設(shè)置在不同側(cè)面上)，且其與光纖陣列之間采用水平耦合的方式，為了方便水平耦合的同時(shí)避免水平耦合后的光纖陣列下側(cè)撞到中間層，將該大規(guī)模光芯片設(shè)置感光區(qū)(即設(shè)置光接口的一側(cè))延伸出中間層使得光纖陣列懸空的同時(shí)，與中間層之間具有一定的間隙；并通過(guò)利用加強(qiáng)層來(lái)增加中間層厚度的同時(shí)，將光芯片和電芯片、中間層連接為一個(gè)整體，從而不僅保證更好連接性，也降低了因?yàn)楣庑酒由斐鲋虚g層一側(cè)而使得形成的多層結(jié)構(gòu)的重心發(fā)生偏移而導(dǎo)致中間層(如硅中介層，si?interposer)應(yīng)力不均或者發(fā)生碰撞裂紋(即bump?crack)的風(fēng)險(xiǎn)，進(jìn)而降低了出現(xiàn)翹曲或開裂的風(fēng)險(xiǎn)。
4、但是，在進(jìn)行封
5、目前，對(duì)光芯片的測(cè)試方法包括：
6、1、通過(guò)打線方式連接待測(cè)試芯片與基板
7、例如，公開號(hào)為cn116338425a的專利技術(shù)提出了一種芯片測(cè)試方法與芯片測(cè)試結(jié)構(gòu)，包括制作測(cè)試芯片，所述測(cè)試芯片包括襯底、設(shè)置在所述襯底上的測(cè)試線路與連接所述測(cè)試線路的測(cè)試引腳；在待測(cè)芯片表面制作焊盤；再采用連接導(dǎo)線將所述焊盤與相應(yīng)的所述測(cè)試引腳鍵合連接，進(jìn)行測(cè)試。
8、2、通過(guò)中間層（如硅中介層，si?interposer）實(shí)現(xiàn)高維矩陣光芯片與基板的間接連接，由此能夠?qū)⒏呔S矩陣光芯片中的高密度的引腳通過(guò)中間層的方式重新布局引出。
9、但是，中間層連接這一方案結(jié)構(gòu)復(fù)雜，且加工難度也更高，尤其是在應(yīng)用于高維矩陣光芯片測(cè)試時(shí)，更高密度的電路將使得光芯片上密集地布置更多的引腳（或者說(shuō)，測(cè)試引腳或測(cè)試通路）以實(shí)現(xiàn)光芯片上的信號(hào)輸入、輸出，這也將極大地增加測(cè)試工藝的難度。
10、因此，當(dāng)前亟需一種新型測(cè)試工藝對(duì)高密度光芯片進(jìn)行性能測(cè)試。
技術(shù)實(shí)現(xiàn)思路
1、本專利技術(shù)的目的在于提供一種光芯片的測(cè)試結(jié)構(gòu)、測(cè)試方法及測(cè)試系統(tǒng)，部分地解決或緩解現(xiàn)有技術(shù)中的上述不足，能夠簡(jiǎn)化測(cè)試工藝，降低批量測(cè)試的成本。
2、為了解決上述所提到的技術(shù)問(wèn)題，本專利技術(shù)具體采用以下技術(shù)方案：
3、本專利技術(shù)的第一方面，在于提供一種芯片的測(cè)試結(jié)構(gòu)，包括：
4、電路板；
5、所述電路板上通過(guò)第一鍵合結(jié)構(gòu)連接設(shè)置有第一基板，所述第一基板上設(shè)置有光芯片，所述光芯片具有第一表面，所述第一表面與所述第一基板通過(guò)隔離引導(dǎo)層相連接；其中，所述第一表面上間隔地排列有多個(gè)測(cè)試引腳，所述隔離引導(dǎo)層包括：隔離層，所述隔離層用于對(duì)至少一個(gè)所述測(cè)試引腳進(jìn)行覆蓋，且所述隔離層上設(shè)置有至少一個(gè)開孔，所述開孔的第一端對(duì)應(yīng)另外的至少一個(gè)所述測(cè)試引腳設(shè)置，所述開孔內(nèi)設(shè)置有電導(dǎo)線，所述電導(dǎo)線與對(duì)應(yīng)的所述測(cè)試引腳相連接，且所述開孔的第二端連接設(shè)置有與所述電導(dǎo)線連接的引導(dǎo)柱，以實(shí)現(xiàn)對(duì)應(yīng)的所述測(cè)試引腳與所述第一基板之間的電連接；
6、所述第一基板上還設(shè)置有第一電芯片，所述第一電芯片通過(guò)第二鍵合結(jié)構(gòu)與所述第一基板相連接；
7、所述電路板上還通過(guò)第三鍵合結(jié)構(gòu)連接設(shè)置有第二基板，且所述第二基板通過(guò)第四鍵合結(jié)構(gòu)連接設(shè)置有第二電芯片；
8、其中，所述第一電芯片用于向所述光芯片輸入高速信號(hào)，所述第二電芯片用于向所述光芯片輸入低速信號(hào)。
9、在一些實(shí)施例中，還包括：
10、光纖陣列，所述光纖陣列包括：蓋板和v槽，所述第一表面突出所述第一基板的區(qū)域設(shè)置有g(shù)c接口，對(duì)應(yīng)地，所述v槽靠近所述光芯片的一側(cè)設(shè)置有第一面和第二面，所述第一面與所述光芯片的gc接口相連接，所述第二面與所述第一基板相對(duì)的端面所在平面相交；其中，所述光纖陣列工作時(shí)，光纖首先到達(dá)所述第二面，并在所述第二面上折射進(jìn)而轉(zhuǎn)向傳輸至所述第一面，并通過(guò)所述第一面、所述gc接口進(jìn)入所述光芯片中。
11、第二方面，本專利技術(shù)還提供了一種測(cè)試方法，包括步驟：
12、s100提供待測(cè)試的至少一個(gè)光芯片，所述光芯片具有第一表面，且所述第一表面上設(shè)置有多個(gè)測(cè)試引腳；
13、s101從所述第一表面中分別選取出第一測(cè)試區(qū)和第二測(cè)試區(qū)，其中，所述第一測(cè)試區(qū)和所述第二測(cè)試區(qū)中包括多個(gè)所述測(cè)試引腳，且所述第一測(cè)試區(qū)和所述第二測(cè)試區(qū)之間的所述測(cè)試引腳的重合比例小于預(yù)設(shè)的第一比例；
14、s102對(duì)所述光芯片進(jìn)行至少一次測(cè)試，以分別到獲取所述第一測(cè)試區(qū)和所述第二測(cè)試區(qū)的測(cè)試數(shù)據(jù)集，所述測(cè)試數(shù)據(jù)集包括：所述測(cè)試引腳所對(duì)應(yīng)的輸出數(shù)據(jù)，且所述輸出數(shù)據(jù)包括：連通狀態(tài)，所述連通狀態(tài)包括：連通、不連通；
15、s103通過(guò)所述測(cè)試數(shù)據(jù)集獲取所述測(cè)試區(qū)的結(jié)果分布指標(biāo)，所述結(jié)果分布指標(biāo)包括以下一種或多種：
16、第一指標(biāo)，所述第一指標(biāo)為處于連通或不連通狀態(tài)下的所述測(cè)試引腳的數(shù)量；第二指標(biāo)，所述第二指標(biāo)為處于連通或不連通狀態(tài)下的所述測(cè)試引腳在所述測(cè)試區(qū)中的占比；第三指標(biāo)，所述第三指標(biāo)為處于連通或不連通狀態(tài)下的所述測(cè)試引腳在所述測(cè)試區(qū)中的位置分布；
17、s104采用預(yù)設(shè)的匹配規(guī)則判斷所述第一測(cè)試區(qū)的第一結(jié)果分布指標(biāo)與所述第二測(cè)試區(qū)的第二結(jié)果分布指標(biāo)是否相匹配，其中，當(dāng)所述第一結(jié)果分布指標(biāo)與所述第二結(jié)果分布指標(biāo)之間的差值屬于預(yù)設(shè)的閾值范圍時(shí)，所述匹配規(guī)則認(rèn)為所述第一結(jié)果分布指標(biāo)和所述第二結(jié)果分布指標(biāo)相匹配；若是，則允許執(zhí)行步驟s105；
18、s105從所述第一測(cè)試區(qū)、所述第二測(cè)試區(qū)中選取出推薦測(cè)試區(qū)。
19、在一些實(shí)施例中，當(dāng)s104的結(jié)果為否時(shí)，還包括步驟：
20、s106從所述第一表面中選取出第三測(cè)試區(qū)，所述第三測(cè)試區(qū)包括多個(gè)所述測(cè)試引腳，且所述第三測(cè)試區(qū)的所述測(cè)試引腳的數(shù)量大于所述第一測(cè)試區(qū)、所述第二測(cè)試區(qū)的所述測(cè)試引腳的數(shù)量，所述第三測(cè)試區(qū)中所述測(cè)試引腳與所述第一測(cè)試區(qū)、所述第二測(cè)試區(qū)的重合比例均小于預(yù)設(shè)的第二比例；
21、s107獲取所述第三測(cè)試區(qū)的測(cè)試數(shù)據(jù)集；
22、s108通過(guò)對(duì)應(yīng)的所述測(cè)試數(shù)據(jù)集獲取所述第三測(cè)試區(qū)的第三結(jié)果分布指標(biāo)；
23、s本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
1.一種光芯片的測(cè)試結(jié)構(gòu)，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的一種光芯片的測(cè)試結(jié)構(gòu)，其特征在于，還包括：
3.一種光芯片的測(cè)試方法，其特征在于，包括步驟：
4.根據(jù)權(quán)利要求3所述的一種光芯片的測(cè)試方法，其特征在于，當(dāng)S104的結(jié)果為否時(shí)，還包括步驟：
5.根據(jù)權(quán)利要求3所述的一種光芯片的測(cè)試方法，其特征在于，所述輸出數(shù)據(jù)還包括：信號(hào)強(qiáng)度，所述信號(hào)強(qiáng)度包括：電阻和/或電流大小，對(duì)應(yīng)地，在S105之前，還包括步驟：
6.根據(jù)權(quán)利要求5所述的一種光芯片的測(cè)試方法，其特征在于，一個(gè)所述測(cè)試引腳的所述輸出數(shù)據(jù)為多次測(cè)試的平均結(jié)果。
7.根據(jù)權(quán)利要求3所述的一種光芯片的測(cè)試方法，其特征在于，采用設(shè)定選取規(guī)則從所述第一表面中選取對(duì)應(yīng)的所述測(cè)試區(qū)，其中所述選取規(guī)則為：在所述第一表面上設(shè)置多個(gè)子區(qū)域；從所述第一表面中選取測(cè)試區(qū)，且所述測(cè)試區(qū)所包括的子區(qū)域在所述多個(gè)子區(qū)域的占比大于預(yù)設(shè)的第三比例。
8.根據(jù)權(quán)利要求3所述的一種光芯片的測(cè)試方法，其特征在于，所述第一表面與第一基板（3）通過(guò)隔離引導(dǎo)層相連接；其中
9.一種光芯片的測(cè)試系統(tǒng)，其特征在于，包括：
10.根據(jù)權(quán)利要求9所述的一種光芯片的測(cè)試系統(tǒng)，其特征在于，還包括：
...【技術(shù)特征摘要】
1.一種光芯片的測(cè)試結(jié)構(gòu)，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的一種光芯片的測(cè)試結(jié)構(gòu)，其特征在于，還包括：
3.一種光芯片的測(cè)試方法，其特征在于，包括步驟：
4.根據(jù)權(quán)利要求3所述的一種光芯片的測(cè)試方法，其特征在于，當(dāng)s104的結(jié)果為否時(shí)，還包括步驟：
5.根據(jù)權(quán)利要求3所述的一種光芯片的測(cè)試方法，其特征在于，所述輸出數(shù)據(jù)還包括：信號(hào)強(qiáng)度，所述信號(hào)強(qiáng)度包括：電阻和/或電流大小，對(duì)應(yīng)地，在s105之前，還包括步驟：
6.根據(jù)權(quán)利要求5所述的一種光芯片的測(cè)試方法，其特征在于，一個(gè)所述測(cè)試引腳的所述輸出數(shù)據(jù)為多次測(cè)試的平均結(jié)果。
7.根據(jù)權(quán)利要求3所述的一種光芯片的測(cè)試方法，其特征在于，采用設(shè)定選取規(guī)則從所述第一表面中選取對(duì)應(yīng)的所述測(cè)試區(qū)，其中所...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：程唐盛，彭銀和，江明旸，沈宣江，
申請(qǐng)(專利權(quán))人：光本位科技上海有限公司，
類型：發(fā)明
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。