【技術實現步驟摘要】
本專利技術涉及puf電路，尤其是涉及一種基于mos電容的puf電路。
技術介紹
1、過去幾十年里，物理不可克隆函數(physically?unclonable?function,puf)作為一種很有前途的硬件安全原語快速發(fā)展。puf提取硬件安全原語的方式是利用集成電路制造工藝的差異，實現對不同的激勵產生特定的激勵響應對(challenge?response?pairs,crps)，它利用固有的設備變化來對給定的輸入產生不可克隆的唯一設備響應，類似于人類的生物識別，是每一個集成電路的固有和唯一標識符。傳統(tǒng)的集成電路安全方案，如密碼學、數字簽名等，都需要存儲密鑰或證書，但這些信息很容易被物理或邏輯攻擊者獲取或修改。puf電路的一個優(yōu)點是，它不實際存儲任何密鑰，而是在需要時生成密鑰。這樣可以防止密鑰被物理或邏輯攻擊竊取或篡改。同時，相比于密碼學、數字簽名等安全加密及認證方式，puf電路所占用的面積大大減小。目前，puf電路已經在集成電路安全領域得到了廣泛應用。
2、隨著研究深入與技術突破，各種puf電路結構層出不窮，例如sram-puf、dram-puf、電流鏡puf等。文獻“m.wan,z.he,s.han,k.dai,and?x.zou,“an?invasive-attack-resistant?puf?based?on?switched-capacitor?circuit,”ieee?trans.circuitssyst.i,vol.62,no.8,pp.2024–2034,aug.2015,doi:10.1109/
技術實現思路
1、本專利技術所要解決的技術問題是提供一種電路面積開銷較小、能耗較低的基于mos電容的puf電路。
2、本專利技術解決上述技術問題所采用的技術方案為：一種基于mos電容的puf電路，包括pmos電容網絡、nmos電容網絡、電壓靈敏放大器與三個傳輸門，將三個傳輸分別稱為第一傳輸門、第二傳輸門與第三傳輸門，所述的第一傳輸門用于控制所述的pmos電容網絡是否接入電源電壓vdd，所述的第二傳輸門用于控制所述的pmos電容網絡和所述的nmos電容網絡連接或者斷開，當所述的pmos電容網絡和所述的nmos電容網絡連接時，所述的nmos電容網絡會產生兩個輸出電壓，所述的第三傳輸門用于控制所述的nmos電容網絡是否接地，當所述的nmos電容網絡接地時，其處電荷被清空；所述的電壓靈敏放大器用于在外部時鐘信號控制下，根據所述的nmos電容網絡產生的兩個輸出電壓的偏差產生puf輸出響應；所述的基于mos電容的puf電路周期性工作，在每個周期，首先，所述的第一傳輸門和所述的第三傳輸門均導通，所述的第二傳輸門關斷，此時所述的pmos電容網絡接入外部電源電壓vdd，所述的nmos電容網絡接地，所述的pmos電容網絡和所述的nmos電容網絡斷開，所述的pmos電容電路被充電至高電平，即電源電壓vdd，所述的nmos電容網絡放電至低電平vss，即其處電荷被清空，然后，所述的第一傳輸門和所述的第三傳輸門均切換為關斷，所述的第二傳輸門切換為導通，所述的pmos電容網絡和所述的nmos電容網絡連接，所述的pmos電容網絡對所述的nmos電容網絡進行電荷共享，使所述的nmos電容網絡產生兩個輸出電壓vinp與vinm，所述的電壓靈敏放大器在外部時鐘信號控制下，采集所述的nmos電容網絡產生的兩個輸出電壓vinp與vinm，并根據兩個輸出電壓vinp與vinm的偏差產生當前周期的puf輸出響應。
3、所述的pmos電容網絡包括n個pmos電容puf單元，n為大于等于1的整數，每個pmos電容puf單元均具有兩個輸入端、兩個輸出端以及兩個用于接入外部激勵信號的激勵端，將其兩個激勵端分別稱為其第一激勵端和第二激勵端，兩個輸入端分別稱為其第一輸入端和第二輸入端，兩個輸出端分別稱為其第一輸出端和第二輸出端，每個pmos電容puf單元均能在其第一激勵端接入的激勵信號和第二激勵端接入的激勵信號控制下，平行導通或者交叉導通，當平行導通時，其第一輸入端與第一輸出端連接，其第二輸入端與第二輸出端連接，當交叉導通時，其第一輸入端與第二輸出端連接，其第二輸入端與第一輸出端連接；第1個pmos電容puf單元的第一輸入端為所述的pmos電容網絡的第一輸入端，第1個pmos電容puf單元的第二輸入端為所述的pmos電容網絡的第二輸入端，第n個pmos電容puf單元的第一輸出端為所述的pmos電容網絡的第一輸出端，第n個pmos電容puf單元的第二輸出端為所述的pmos電容網絡的第二輸出端，第j個pmos電容puf單元的第一輸出端與第j+1個pmos電容puf單元的第一輸入端連接，第j個pmos電容puf單元的第二輸出端與第j+1個pmos電容puf單元的第二輸入端連接，j＝1，2，…，n-1，第k個pmos電容puf單元的第一激勵端為所述的pmos電容網絡的第k個第一激勵端，第k個pmos電容puf單元的第二激勵端為所述的pmos電容網絡的第k個第二激勵端，k＝1，2，…，n；所述的nmos電容網絡包括n個nmos電容puf單元，每個nmos電容puf單元均具有兩個輸入端、兩個輸出端以及兩個激勵端，將其兩個激勵端分別稱為其第一激勵端和第二激勵端，兩個輸入端分別稱為其第一輸入端和第二輸入端，兩個輸出端分別稱為其第一輸出端和第二輸出端，每個nmos電容puf單元均能在其第一激勵端接入的激勵信號和第二激勵端接入的激勵信號控制下，平行導通或者交叉導通，當平行導通時，其第一輸入端與第一輸出端連接，其第二輸入端與第二輸出端連接，當交叉導通時，其第一輸入端與第二輸出端連接，其第二輸入端與第一輸出端連接；第1個nmos電容puf單元的第一輸入端為所述的nmos電容網絡的第一輸入端，第1個nmos電容puf單元的第二輸入端為所述的nmos電容網絡的第二輸入端，第n個nmos電容puf單元的第一輸輸出端為所述的nmos電容網絡的第一輸出端，第n個nmos本文檔來自技高網...
【技術保護點】
1.一種基于MOS電容的PUF電路，其特征在于包括PMOS電容網絡、NMOS電容網絡、電壓靈敏放大器與三個傳輸門，將三個傳輸分別稱為第一傳輸門、第二傳輸門與第三傳輸門，所述的第一傳輸門用于控制所述的PMOS電容網絡是否接入電源電壓VDD，所述的第二傳輸門用于控制所述的PMOS電容網絡和所述的NMOS電容網絡連接或者斷開，當所述的PMOS電容網絡和所述的NMOS電容網絡連接時，所述的NMOS電容網絡會產生兩個輸出電壓，所述的第三傳輸門用于控制所述的NMOS電容網絡是否接地，當所述的NMOS電容網絡接地時，其處電荷被清空；所述的電壓靈敏放大器用于在外部時鐘信號控制下，根據所述的NMOS電容網絡產生的兩個輸出電壓的偏差產生PUF輸出響應；所述的基于MOS電容的PUF電路周期性工作，在每個周期，首先，所述的第一傳輸門和所述的第三傳輸門均導通，所述的第二傳輸門關斷，此時所述的PMOS電容網絡接入外部電源電壓VDD，所述的NMOS電容網絡接地，所述的PMOS電容網絡和所述的NMOS電容網絡斷開，所述的PMOS電容電路被充電至高電平，即電源電壓VDD，所述的NMOS電容網絡放電至低電平VSS，
2.根據權利要求1所述的一種基于MOS電容的PUF電路，其特征在于所述的PMOS電容網絡包括n個PMOS電容PUF單元，n為大于等于1的整數，每個PMOS電容PUF單元均具有兩個輸入端、兩個輸出端以及兩個用于接入外部激勵信號的激勵端，將其兩個激勵端分別稱為其第一激勵端和第二激勵端，兩個輸入端分別稱為其第一輸入端和第二輸入端，兩個輸出端分別稱為其第一輸出端和第二輸出端，每個PMOS電容PUF單元均能在其第一激勵端接入的激勵信號和第二激勵端接入的激勵信號控制下，平行導通或者交叉導通，當平行導通時，其第一輸入端與第一輸出端連接，其第二輸入端與第二輸出端連接，當交叉導通時，其第一輸入端與第二輸出端連接，其第二輸入端與第一輸出端連接；第1個PMOS電容PUF單元的第一輸入端為所述的PMOS電容網絡的第一輸入端，第1個PMOS電容PUF單元的第二輸入端為所述的PMOS電容網絡的第二輸入端，第n個PMOS電容PUF單元的第一輸出端為所述的PMOS電容網絡的第一輸出端，第n個PMOS電容PUF單元的第二輸出端為所述的PMOS電容網絡的第二輸出端，第j個PMOS電容PUF單元的第一輸出端與第j+1個PMOS電容PUF單元的第一輸入端連接，第j個PMOS電容PUF單元的第二輸出端與第j+1個PMOS電容PUF單元的第二輸入端連接，j＝1，2，…，n-1，第k個PMOS電容PUF單元的第一激勵端為所述的PMOS電容網絡的第k個第一激勵端，第k個PMOS電容PUF單元的第二激勵端為所述的PMOS電容網絡的第k個第二激勵端，k＝1，2，…，n；所述的NMOS電容網絡包括n個NMOS電容PUF單元，每個NMOS電容PUF單元均具有兩個輸入端、兩個輸出端以及兩個激勵端，將其兩個激勵端分別稱為其第一激勵端和第二激勵端，兩個輸入端分別稱為其第一輸入端和第二輸入端，兩個輸出端分別稱為其第一輸出端和第二輸出端，每個NMOS電容PUF單元均能在其第一激勵端接入的激勵信號和第二激勵端接入的激勵信號控制下，平行導通或者交叉導通，當平行導通時，其第一輸入端與第一輸出端連接，其第二輸入端與第二輸出端連接，當交叉導通時，其第一輸入端與第二輸出端連接，其第二輸入端與第一輸出端連接；第1個NMOS電容PUF單元的第一輸入端為所述的NMOS電容網絡的第一輸入端，第1個NMOS電容PUF單元的第二輸入端為所述的NMOS電容網絡的第二輸入端，第n個NMOS電容PUF單元的第一輸輸出端為所述的NMOS電容網絡的第一輸出端，第n個NMOS電容PUF單元的第二輸出端為所述的NMOS電容網絡的第二輸出端，第j個NMOS電容PUF單元的第一輸出端與第j+1個NMOS電容PUF單元的第一輸入端連接，第j個NMOS電容PUF單元的第二輸出端與第j+1個NMOS電容PUF單元的第二輸入端連接，第k個NMOS電容PUF單元的第一激勵端為所述的NMOS電容網絡的第k個第一激勵端，第k個NMOS電容PUF單元的第二激勵端為所述的NMOS電容網絡的第k個第二激勵端；所述的電...
【技術特征摘要】
1.一種基于mos電容的puf電路，其特征在于包括pmos電容網絡、nmos電容網絡、電壓靈敏放大器與三個傳輸門，將三個傳輸分別稱為第一傳輸門、第二傳輸門與第三傳輸門，所述的第一傳輸門用于控制所述的pmos電容網絡是否接入電源電壓vdd，所述的第二傳輸門用于控制所述的pmos電容網絡和所述的nmos電容網絡連接或者斷開，當所述的pmos電容網絡和所述的nmos電容網絡連接時，所述的nmos電容網絡會產生兩個輸出電壓，所述的第三傳輸門用于控制所述的nmos電容網絡是否接地，當所述的nmos電容網絡接地時，其處電荷被清空；所述的電壓靈敏放大器用于在外部時鐘信號控制下，根據所述的nmos電容網絡產生的兩個輸出電壓的偏差產生puf輸出響應；所述的基于mos電容的puf電路周期性工作，在每個周期，首先，所述的第一傳輸門和所述的第三傳輸門均導通，所述的第二傳輸門關斷，此時所述的pmos電容網絡接入外部電源電壓vdd，所述的nmos電容網絡接地，所述的pmos電容網絡和所述的nmos電容網絡斷開，所述的pmos電容電路被充電至高電平，即電源電壓vdd，所述的nmos電容網絡放電至低電平vss，即其處電荷被清空，然后，所述的第一傳輸門和所述的第三傳輸門均切換為關斷，所述的第二傳輸門切換為導通，所述的pmos電容網絡和所述的nmos電容網絡連接，所述的pmos電容網絡對所述的nmos電容網絡進行電荷共享，使所述的nmos電容網絡產生兩個輸出電壓vinp與vinm，所述的電壓靈敏放大器在外部時鐘信號控制下，采集所述的nmos電容網絡產生的兩個輸出電壓vinp與vinm，并根據兩個輸出電壓vinp與vinm的偏差產生當前周期的puf輸出響應。
2.根據權利要求1所述的一種基于mos電容的puf電路，其特征在于所述的pmos電容網絡包括n個pmos電容puf單元，n為大于等于1的整數，每個pmos電容puf單元均具有兩個輸入端、兩個輸出端以及兩個用于接入外部激勵信號的激勵端，將其兩個激勵端分別稱為其第一激勵端和第二激勵端，兩個輸入端分別稱為其第一輸入端和第二輸入端，兩個輸出端分別稱為其第一輸出端和第二輸出端，每個pmos電容puf單元均能在其第一激勵端接入的激勵信號和第二激勵端接入的激勵信號控制下，平行導通或者交叉導通，當平行導通時，其第一輸入端與第一輸出端連接，其第二輸入端與第二輸出端連接，當交叉導通時，其第一輸入端與第二輸出端連接，其第二輸入端與第一輸出端連接；第1個pmos電容puf單元的第一輸入端為所述的pmos電容網絡的第一輸入端，第1個pmos電容puf單元的第二輸入端為所述的pmos電容網絡的第二輸入端，第n個pmos電容puf單元的第一輸出端為所述的pmos電容網絡的第一輸出端，第n個pmos電容puf單元的第二輸出端為所述的pmos電容網絡的第二輸出端，第j個pmos電容puf單元的第一輸出端與第j+1個pmos電容puf單元的第一輸入端連接，第j個pmos電容puf單元的第二輸出端與第j+1個pmos電容puf單元的第二輸入端連接，j＝1，2，…，n-1，第k個pmos電容puf單元的第一激勵端為所述的pmos電容網絡的第k個第一激勵端，第k個pmos電容puf單元的第二激勵端為所述的pmos電容網絡的第k個第二激勵端，k＝1，2，…，n；所述的nmos電容網絡包括n個nmos電容puf單元，每個nmos電容puf單元均具有兩個輸入端、兩個輸出端以及兩個激勵端，將其兩個激勵端分別稱為其第一激勵端和第二激勵端，兩個輸入端分別稱為其第一輸入端和第二輸入端，兩個輸出端分別稱為其第一輸出端和第二輸出端，每個nmos電容puf單元均能在其第一激勵端接入的激勵信號和第二激勵端接入的激勵信號控制下，平行導通或者交叉導通，當平行導通時，其第一輸入端與第一輸出端連接，其第二輸入端與第二輸出端連接，當交叉導通時，其第一輸入端與第二輸出端連接，其第二輸入端與第一輸出端連接；第1個nmos電容puf單元的第一輸入端為所述的nmos電容網絡的第一輸入端，第1個nmos電容puf單元的第二輸入端為所述的nmos電容網絡的第二輸入端，第n個nmos電容puf單元的第一輸輸出端為所述的nmos電容網絡的第一輸出端，第n個nmos電容puf單元的第二輸出端為所述的nmos電容網絡的第二輸出端，第j個nmos電容puf單元的第一輸出端與第j+1個nmos電容puf單元的第一輸入端連接，第j個nmos電容puf單元的第二輸出端與第j+1個nmos電容puf單元的第二輸入端連接，第k個nmos電容puf單元的第一激勵端為所述的nmos電容網絡的第k個第一激勵端，第k個nmos電容puf單元的第二激勵端為所述的nmos電容網絡的第k個第二激勵端；所述的電壓靈敏放大器具有預充電端、時鐘端、第一輸入端、第二輸入端、第一校準端、第二校準端和輸出端，所述的電壓靈敏放大器的預充電端接入預充電信號pre，所述的電壓靈敏放大器的時鐘端接入時鐘信號clk，所述的電壓靈敏放大器的第一校準端接入第一校準信號vcm，所述的電壓靈敏放大器的第二校準端接入第二校準信號vcp，第一校準信號vcm和第二校準信號vcp用于調整電壓靈敏放大器內部兩端的電流平衡，消除電壓靈敏放大器自身的工藝偏差；每個所述的傳輸門均具有控制端、兩個輸入端和兩個輸出端，將其兩個輸入端分別稱為其第一輸入端和第二輸入端，兩個輸出端分別稱為其第一輸出端和第二輸出端；所述的第一傳輸門的第一輸入端和第二輸入端均接入電源電壓vdd，所述的第一傳輸門的控制端接入充電控制信號tg_top，所述的充電控制信號tg_top用于控制所述的第一傳輸門導通或者關斷，當所述的第一傳輸門導通時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均連通，當所述的第一傳輸門關斷時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均斷開；所述的第二傳輸門的控制端接入電荷共享信號tg_mid，所述的電荷共享信號tg_mid用于控制所述的第二傳輸門導通或者關斷，當所述的第二傳輸門導通時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均連通，當所述的第二傳輸門關斷時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均斷開；所述的第三傳輸門的控制端接入放電控制信號tg_bot，所述的第三傳輸門的第一輸出端和第二輸出端均接地，所述的放電控制信號tg_bot用于控制所述的第三傳輸門導通或者關斷，當所述的第三傳輸門導通時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均連通，當所述的第二傳輸門關斷時，其第一輸入端與其第一輸出端、其第二輸入端與其第二輸出端均斷開；所述的第一傳輸門的第一輸出端和所述的pmos電容網絡的第一輸入端連接，所述的第一傳輸門的第二輸出端和所述的pmos電容網絡的第二輸入端連接，...
【專利技術屬性】
技術研發(fā)人員：汪鵬君，吳旭東，李剛，金才壟，
申請(專利權)人：溫州大學，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。