【技術實現步驟摘要】
本專利技術涉及半導體集成電路制造領域，特別涉及一種閃存(flash)的制造方法；本專利技術還涉及一種閃存。
技術介紹
1、隨著或非(nor)flash工藝的演進,flash的存儲單元(cell)的尺寸持續縮小,尤其到了40nm～50nm技術節點,使得擦(erase，ers)和寫即編程(program，pgm)能力變弱,導致擦寫之間的窗口變窄,影響cell的擦寫循環耐久(cycling?endurance)的次數。
2、現有傳統nor?flash工藝cell和外圍器件的多晶硅柵極(polygate)是同一層膜層(film)形成的，為了保證外圍器件的性能,polygate的厚度以外圍器件的性能需求而定，從而對cell不是最優化的。
技術實現思路
1、本專利技術所要解決的技術問題是提供一種閃存的制造方法，能增加對擦寫窗口的調節并從而提升擦寫窗口，使存儲單元的性能得到優化，同時不影響外圍器件的性能。為此，本專利技術還提供一種閃存。
2、為解決上述技術問題，本專利技術提供的閃存的制造方法包括步驟：
3、提供完成了閃存的存儲單元區的控制介質層以及外圍器件區的第一柵介質層的半導體襯底。
4、形成第一多晶硅層，所述第一多晶硅層具有第一厚度，所述第一厚度根據外圍器件的要求設置。
5、對所述第一多晶硅層進行第一次圖形化刻蝕以將所述存儲單元區中的所述第一多晶硅層減薄到具有第二厚度，利用所述第二厚度調節存儲單元的擦寫窗口并使所述存儲單元的擦寫窗口
6、對所述第一多晶硅層進行第二次圖形化刻蝕以形成所述存儲單元的多晶硅控制柵以及所述外圍器件的第一多晶硅柵。
7、進一步的改進是，在形成所述控制介質層之前，還包括如下步驟：
8、在所述存儲單元區中進行閾值電壓調節注入，所述閾值電壓調節注入補償調節所述存儲單元的閾值電壓以使所述存儲單元的擦寫窗口平衡讀取余量(read?margin)。
9、進一步的改進是，在進行所述閾值電壓調節注入之前，還包括：
10、形成場氧隔離結構，通過所述場氧隔離結構分別在所述存儲單元區中定義出第一有源區以及在所述外圍器件區中定義出第二有源區。
11、在所述外圍器件區和所述存儲單元區中形成對應的阱區。
12、進一步的改進是，所述場氧隔離結構的形成工藝包括淺溝槽隔離工藝。
13、進一步的改進是，在進行所述閾值電壓調節注入之后，還包括：
14、在所述存儲單元區依次形成隧穿介質層、多晶硅浮柵，之后再形成所述控制介質層。
15、所述第二次圖形化刻蝕后，由所述隧穿介質層、所述多晶硅浮柵、所述控制介質層和所述多晶硅控制柵疊加形成第一柵極結構。
16、由所述第一柵介質層和所述第一多晶硅柵疊加形成第二柵極結構。
17、進一步的改進是，所述第二次圖形化刻蝕之后還包括：
18、在所述第一柵極結構和所述第二柵極結構的側面形成側墻。
19、進行第一源漏注入在所述存儲單元區中形成各所述存儲單元的第一源漏區，所述第一源漏注入的雜質同時也注入到所述多晶硅控制柵中，所述第二厚度越小，所述第一源漏注入對所述多晶硅控制柵的摻雜效果越好，編程效率越高。
20、在所述外圍器件區形成所述外圍器件的第二源漏區。
21、進一步的改進是，所述隧穿介質層采用氧化層，所述控制介質層采用ono層，所述ono層為氧化層、氮化層和氧化層的疊加層。
22、所述第一柵介質層的材料采用氧化層。
23、進一步的改進是，所述第二源漏區形成之后，還包括：
24、形成金屬硅化物阻擋層并自對準形成金屬硅化物。
25、形成層間膜、接觸孔和正面金屬層并對所述正面金屬層進行圖形化。
26、為解決上述技術問題，本專利技術提供一種閃存，包括：位于半導體襯底上的存儲單元區和外圍器件器。
27、在存儲單元區中形成有存儲單元，在所述外圍器件區中形成有外圍器件。
28、所述外圍器件的第一多晶硅柵采用具有第一厚度的第一多晶硅層圖形化刻蝕形成，所述第一厚度根據外圍器件的要求設置。
29、所述存儲單元的多晶硅控制柵采用具有第二厚度的所述第一多晶硅層圖形化刻蝕形成，所述第二厚度小于所述第一厚度，所述第二厚度是通過對所述存儲單元區中的所述第一多晶硅層進行減薄得到，所述第二厚度用于調節存儲單元的擦寫窗口并使所述存儲單元的擦寫窗口擴大。
30、進一步的改進是，所述存儲單元還包括通過閾值電壓調節注入形成的閾值電壓調節注入區，所述閾值電壓調節注入區補償調節所述存儲單元的閾值電壓以使所述存儲單元的擦寫窗口平衡讀取余量。
31、進一步的改進是，在所述半導體襯底上還形成由場氧隔離結構，所述場氧隔離結構分別在所述存儲單元區中定義出第一有源區以及在所述外圍器件區中定義出第二有源區。
32、在所述外圍器件區和所述存儲單元區中形成有對應的阱區。
33、進一步的改進是，所述場氧隔離結構采用淺溝槽隔離。
34、進一步的改進是，所述存儲單元的第一柵極結構由隧穿介質層、多晶硅浮柵、控制介質層和所述多晶硅控制柵疊加而成。
35、所述外圍器件的第二柵極結構由第一柵介質層和所述第一多晶硅柵疊加而成。
36、進一步的改進是，在所述第一柵極結構和所述第二柵極結構的側面分別形成有對應的側墻。
37、在所述第一柵極結構的兩側自對準形成有所述存儲單元的第一源漏區。
38、所述第一源漏注入的雜質同時也注入到所述多晶硅控制柵中，所述第二厚度越小，所述第一源漏注入對所述多晶硅控制柵的摻雜效果越好，編程效率越高。
39、在所述第二柵極結構的兩側自對準形成有所述外圍器件的第二源漏區。
40、進一步的改進是，所述隧穿介質層采用氧化層，所述控制介質層采用ono層，所述ono層為氧化層、氮化層和氧化層的疊加層。
41、所述第一柵介質層的材料采用氧化層。
42、和現有技術中，存儲單元的多晶硅控制柵和外圍器件的第一多晶硅柵采用相同的多晶硅刻蝕形成時，多晶硅控制柵的厚度受到第一多晶硅柵的厚度限制不同，本專利技術中，在按照外圍器件的要求生長具有第一厚度的第一多晶硅層之后，并不是直接圖形化刻蝕形成厚度相同的多晶硅控制柵和第一多晶硅柵，而是插入了一步對器件單元區的第一多晶硅層進行減薄到第二厚度的步驟，這樣，多晶硅控制柵的第二厚度就能獨立于第一多晶硅柵所要求的第一厚度，所以，本專利技術能在多晶硅控制柵和第一多晶硅柵共用相同的第一多晶硅層的同時，實現對多晶硅控制柵的厚度即第二厚度的單獨調節，利用第二厚度能調節存儲單元的擦寫窗口并使存儲單元的擦寫窗口擴大；所以，本專利技術能增加對擦寫窗口的調節并從而提升擦寫窗口，使存儲單元的性能得到優化，同時不影響外圍器件的性能。
43、其中，第二厚度能調節存儲單元的擦寫窗口主要原理為，第本文檔來自技高網...
【技術保護點】
1.一種閃存的制造方法，其特征在于，包括步驟：
2.如權利要求1所述的閃存的制造方法，其特征在于：在形成所述控制介質層之前，還包括如下步驟：
3.如權利要求2所述的閃存的制造方法，其特征在于：在進行所述閾值電壓調節注入之前，還包括：
4.如權利要求3所述的閃存的制造方法，其特征在于：所述場氧隔離結構的形成工藝包括淺溝槽隔離工藝。
5.如權利要求3所述的閃存的制造方法，其特征在于：在進行所述閾值電壓調節注入之后，還包括：
6.如權利要求5所述的閃存的制造方法，其特征在于：所述第二次圖形化刻蝕之后還包括：
7.如權利要求5所述的閃存的制造方法，其特征在于：所述隧穿介質層采用氧化層，所述控制介質層采用ONO層，所述ONO層為氧化層、氮化層和氧化層的疊加層；
8.如權利要求6所述的閃存的制造方法，其特征在于，所述第二源漏區形成之后，還包括：
9.一種閃存，其特征在于，包括：位于半導體襯底上的存儲單元區和外圍器件器；
10.如權利要求9所述的閃存，其特征在于：所述存儲單元還包括通過閾
11.如權利要求10所述的閃存，其特征在于：在所述半導體襯底上還形成由場氧隔離結構，所述場氧隔離結構分別在所述存儲單元區中定義出第一有源區以及在所述外圍器件區中定義出第二有源區；
12.如權利要求11所述的閃存，其特征在于：所述場氧隔離結構采用淺溝槽隔離。
13.如權利要求11所述的閃存，其特征在于：所述存儲單元的第一柵極結構由隧穿介質層、多晶硅浮柵、控制介質層和所述多晶硅控制柵疊加而成；
14.如權利要求13所述的閃存，其特征在于：在所述第一柵極結構和所述第二柵極結構的側面分別形成有對應的側墻；
15.如權利要求13所述的閃存，其特征在于：所述隧穿介質層采用氧化層，所述控制介質層采用ONO層，所述ONO層為氧化層、氮化層和氧化層的疊加層；
...【技術特征摘要】
1.一種閃存的制造方法，其特征在于，包括步驟：
2.如權利要求1所述的閃存的制造方法，其特征在于：在形成所述控制介質層之前，還包括如下步驟：
3.如權利要求2所述的閃存的制造方法，其特征在于：在進行所述閾值電壓調節注入之前，還包括：
4.如權利要求3所述的閃存的制造方法，其特征在于：所述場氧隔離結構的形成工藝包括淺溝槽隔離工藝。
5.如權利要求3所述的閃存的制造方法，其特征在于：在進行所述閾值電壓調節注入之后，還包括：
6.如權利要求5所述的閃存的制造方法，其特征在于：所述第二次圖形化刻蝕之后還包括：
7.如權利要求5所述的閃存的制造方法，其特征在于：所述隧穿介質層采用氧化層，所述控制介質層采用ono層，所述ono層為氧化層、氮化層和氧化層的疊加層；
8.如權利要求6所述的閃存的制造方法，其特征在于，所述第二源漏區形成之后，還包括：
9.一種閃存，其特征在于，包括：位于半導體襯底上的存儲單元區和外圍器件器；
【專利技術屬性】
技術研發人員：葉曉，
申請(專利權)人：普冉半導體上海股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。