【技術實現步驟摘要】
本專利技術涉及電子設計，具體涉及一種多路選擇器的表達方法、系統、電子設備及存儲介質。
技術介紹
1、mux(multiplexer，多路選擇器)電路是一種電子電路，它具有多個數據輸入通道，并通過一組控制信號來確定哪一個輸入通道的數據能夠通過到單一的輸出線路。mux電路在電子設計中具有廣泛的應用和重要的作用，通過優化mux電路的設計和實現，可以顯著提高整個系統的性能、靈活性和效率。
2、mux電路的表達方式對邏輯綜合過程中電路優化的質量和效率起到非常重要的作用，mux電路的表達方式需要保留完整的mux電路信息并應盡可能簡潔，同時應便于應用后期的各項mux優化策略，比如無關項的優化和實現結構的調整等。目前主流的電子設計自動化（electronic?design?automation，eda）工具中，常用于表達mux電路的運算符有兩種，分別是二進制復用器（binary?mux）運算符和選擇（select）運算符。但是binary?mux運算符為內部解碼結構，在表達稀疏多路復用器（sparse?mux）時存在大量數據冗余的問題，select運算符為外部解碼結構，能有效解決binary?mux運算符中的數據冗余問題，但這種外部解碼結構不能完整保留mux電路的信息，而且實現結構固化為譯碼器-選擇器（decoder-selector）結構，難以在優化后期針對時序做結構性優化。
技術實現思路
1、鑒于現有技術的上述不足，本專利技術提供一種多路選擇器的表達方法、系統、電子設備及存儲介質，
2、第一方面，本專利技術提供一種多路選擇器的表達方法，所述方法包括：
3、獲取多路選擇器的寄存器傳輸級設計信息；
4、分析所述寄存器傳輸級設計信息，獲得所述多路選擇器的信號狀態信息和數據通道信息；
5、根據所述數據通道信息對所述多路選擇器的數據通道進行分組，獲得優先級組信息；
6、根據所述信號狀態信息和所述優先級組信息配置運算符，并設置運算符端口；
7、將外部信號接入所述運算符端口，驅動所述運算符進行所述多路選擇器的表達。
8、進一步的，所述信號狀態信息至少包括控制信號信息、輸出信號信息、數據通道的數據信號信息和數據通道的選擇信號狀態，所述數據通道信息至少包括數據通道數量、數據通道優先級關系和數據通道沖突關系。
9、進一步的，所述根據所述數據通道信息對所述多路選擇器的數據通道進行分組，包括：
10、根據所述數據通道優先級關系對所述多路選擇器的多個所述數據通道進行排序；
11、將具有默認分支的數據通道劃分至最低優先級組，將優先級最高的數據通道劃分至最高優先級組；
12、依次遍歷未分組的數據通道，判斷所述未分組的數據通道與所述優先級最高的數據通道的所述數據通道沖突關系；
13、若存在與所述優先級最高的數據通道不沖突的至少一個第一數據通道，則將至少一個所述第一數據通道劃分至所述最高優先級組；
14、若存在與所述優先級最高的數據通道沖突的至少一個第二數據通道，則按照所述數據通道優先級關系和所述數據通道沖突關系將至少一個所述第二數據通道繼續劃分優先級組，直至全部所述數據通道劃分至不同的優先級組。
15、進一步的，所述運算符為稀疏選擇器運算符，所述根據所述信號狀態信息和所述優先級組信息配置運算符，包括：
16、根據所述稀疏選擇器運算符的數據端口匹配所述多路選擇器的數據通道；
17、將所述數據通道的選擇信號狀態和所述優先級組信息記錄到相應的所述數據端口。
18、進一步的，所述外部信號包括第一控制信號和第一數據信號，所述將外部信號接入所述運算符端口，驅動所述運算符進行所述多路選擇器的表達，包括：
19、輸入所述第一控制信號驅動所述稀疏選擇器運算符的控制端口；
20、輸入所述第一數據信號驅動所述稀疏選擇器運算符的數據端口；
21、驅動所述稀疏選擇器運算符的輸出端口輸出目標信號。
22、進一步的，所述運算符為稀疏譯碼器運算符，所述根據所述信號狀態信息和所述優先級組信息配置運算符，包括：
23、根據所述稀疏譯碼器運算符的輸出端口匹配所述多路選擇器的數據通道；
24、將所述數據通道的選擇信號狀態和所述優先級組信息記錄到相應的所述輸出端口。
25、進一步的，所述外部信號包括第二控制信號和第二數據信號，所述將外部信號接入所述運算符端口，驅動所述運算符進行所述多路選擇器的表達，包括：
26、創建選擇器運算符，所述選擇器運算符至少包括控制端口、數據端口和輸出端口；
27、輸入所述第二數據信號驅動所述選擇器運算符的數據端口；
28、輸入所述第二控制信號驅動所述稀疏譯碼器運算符的控制端口；
29、根據所述稀疏譯碼器運算符的輸出端口驅動所述選擇器運算符的控制端口；
30、驅動所述選擇器運算符的輸出端口輸出目標信號。
31、第二方面，本專利技術提供一種多路選擇器的表達系統，所述系統包括：
32、信息獲取模塊，用于獲取多路選擇器的寄存器傳輸級設計信息；
33、信息分析模塊，用于分析所述寄存器傳輸級設計信息，獲得所述多路選擇器的信號狀態信息和數據通道信息；
34、通道分組模塊，用于根據所述數據通道信息對所述多路選擇器的數據通道進行分組，獲得優先級組信息；
35、運算符配置模塊，用于根據所述信號狀態信息和所述優先級組信息配置運算符，并設置運算符端口；
36、選擇器表達模塊，用于將外部信號接入所述運算符端口，驅動所述運算符進行所述多路選擇器的表達。
37、第三方面，本專利技術提供一種電子設備，包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，所述處理器執行所述計算機程序實現如本專利技術第一方面所述的多路選擇器的表達方法。
38、第四方面，本專利技術提供一種計算機可讀存儲介質，其上存儲有計算機程序，所述計算機程序被處理器執行時實現如本專利技術第一方面所述的多路選擇器的表達方法。
39、本專利技術提供的多路選擇器的表達方法、系統、電子設備及存儲介質，不依賴控制信號的全部展開或選擇信號的提前解碼，而是將數據的選擇信號記錄在表達運算符中，使得多路選擇器的設計更加簡潔和易于理解，在實現時獲得更好的性能和資源利用率，有效節省了內存。同時將優先級信息完整記錄在表達運算符中，保留了完整的多路選擇器電路信息，使得中后期對多路選擇器電路的優化更加靈活。基于時序優化的目標，可以自由選擇多路選擇器電路的實現結構，同時可以將優先級解碼的實現延后，得到更適合當前時序上下文的優先級解碼結構。
本文檔來自技高網...【技術保護點】
1.一種多路選擇器的表達方法，其特征在于，所述方法包括：
2.根據權利要求1所述的多路選擇器的表達方法，其特征在于，所述信號狀態信息至少包括控制信號信息、輸出信號信息、數據通道的數據信號信息和數據通道的選擇信號狀態，所述數據通道信息至少包括數據通道數量、數據通道優先級關系和數據通道沖突關系。
3.根據權利要求2所述的多路選擇器的表達方法，其特征在于，所述根據所述數據通道信息對所述多路選擇器的數據通道進行分組，包括：
4.根據權利要求2所述的多路選擇器的表達方法，其特征在于，所述運算符為稀疏選擇器運算符，所述根據所述信號狀態信息和所述優先級組信息配置運算符，包括：
5.根據權利要求4所述的多路選擇器的表達方法，其特征在于，所述外部信號包括第一控制信號和第一數據信號，所述將外部信號接入所述運算符端口，驅動所述運算符進行所述多路選擇器的表達，包括：
6.根據權利要求2所述的多路選擇器的表達方法，其特征在于，所述運算符為稀疏譯碼器運算符，所述根據所述信號狀態信息和所述優先級組信息配置運算符，包括：
7.根據權利要求6
8.一種多路選擇器的表達系統，其特征在于，所述系統包括：
9.一種電子設備，包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，其特征在于，所述處理器執行所述計算機程序實現如權利要求1至7任一項所述多路選擇器的表達方法。
10.一種計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，所述計算機程序被處理器執行時實現如權利要求1至7任一項所述多路選擇器的表達方法。
...【技術特征摘要】
1.一種多路選擇器的表達方法，其特征在于，所述方法包括：
2.根據權利要求1所述的多路選擇器的表達方法，其特征在于，所述信號狀態信息至少包括控制信號信息、輸出信號信息、數據通道的數據信號信息和數據通道的選擇信號狀態，所述數據通道信息至少包括數據通道數量、數據通道優先級關系和數據通道沖突關系。
3.根據權利要求2所述的多路選擇器的表達方法，其特征在于，所述根據所述數據通道信息對所述多路選擇器的數據通道進行分組，包括：
4.根據權利要求2所述的多路選擇器的表達方法，其特征在于，所述運算符為稀疏選擇器運算符，所述根據所述信號狀態信息和所述優先級組信息配置運算符，包括：
5.根據權利要求4所述的多路選擇器的表達方法，其特征在于，所述外部信號包括第一控制信號和第一數據信號，所述將外部信號接入所述運算符端口，驅動所述運算符進行所述多路選擇器的...
【專利技術屬性】
技術研發人員：王夷非，高闖，邵云，肖勇，
申請(專利權)人：深圳鴻芯微納技術有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。