【技術(shù)實(shí)現(xiàn)步驟摘要】
本申請(qǐng)涉及半導(dǎo)體，特別涉及一種半導(dǎo)體結(jié)構(gòu)及半導(dǎo)體結(jié)構(gòu)的制造方法。
技術(shù)介紹
1、常見的半導(dǎo)體封裝技術(shù)中，比如將芯片和電氣元件進(jìn)行封裝的技術(shù)，可包括如下步驟：先將芯片和電氣元件并列貼裝在載板上，芯片的正面朝向載板，之后形成塑封層，塑封層包封芯片背面及電氣元件背離載板的一側(cè)，之后將載板剝離，在芯片正面形成與芯片正面的焊墊及電氣元件電連接的再布線層。
2、電氣元件的厚度大于芯片的厚度時(shí)，上述封裝技術(shù)會(huì)使得半導(dǎo)體產(chǎn)品中塑封層位于芯片背面的部分厚度較大，而芯片與塑封層的熱膨脹系數(shù)差異較大，半導(dǎo)體產(chǎn)品的溫度發(fā)生改變時(shí)，容易出現(xiàn)芯片與塑封層發(fā)生分層的情況，影響半導(dǎo)體產(chǎn)品的可靠性。
技術(shù)實(shí)現(xiàn)思路
1、本申請(qǐng)實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)及半導(dǎo)體結(jié)構(gòu)的制造方法。
2、本申請(qǐng)實(shí)施例的第一方面提供了一種半導(dǎo)體結(jié)構(gòu)。所述半導(dǎo)體結(jié)構(gòu)包括：
3、第一待封裝結(jié)構(gòu)及第二待封裝結(jié)構(gòu)；所述第一待封裝結(jié)構(gòu)包括第一芯片，所述第一芯片包括芯片正面，所述芯片正面設(shè)有多個(gè)焊墊；所述第二待封裝結(jié)構(gòu)至少包括一個(gè)電氣元件；所述第一芯片與所述電氣元件并列設(shè)置；所述第二待封裝結(jié)構(gòu)的厚度大于所述第一待封裝結(jié)構(gòu)的厚度；
4、第一塑封層，至少位于所述第一待封裝結(jié)構(gòu)背離所述芯片正面的表面及所述第二待封裝結(jié)構(gòu)背離所述芯片正面的表面；
5、第二塑封層，位于所述第一塑封層背離所述芯片正面的一側(cè)；所述第二塑封層的楊氏模量大于所述第一塑封層的楊氏模量；
6、再布線層，所述再布線層位于所述
7、在一個(gè)實(shí)施例中，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)還包括第三塑封層，所述第三塑封層包封所述芯片側(cè)面及所述芯片背面；所述第三塑封層的楊氏模量大于所述第一塑封層的楊氏模量；和/或，
8、所述第二待封裝結(jié)構(gòu)還包括第四塑封層，所述第四塑封層至少包封所述電氣元件的側(cè)面；所述第四塑封層的楊氏模量大于所述第一塑封層的楊氏模量。
9、在一個(gè)實(shí)施例中，所述第二待封裝結(jié)構(gòu)位于所述第一待封裝結(jié)構(gòu)的側(cè)部，所述第一待封裝結(jié)構(gòu)與相鄰的所述第二待封裝結(jié)構(gòu)之間存在間隙，所述第一待封裝結(jié)構(gòu)與相鄰的所述第二待封裝結(jié)構(gòu)之間的間隙的尺寸范圍為0.05mm～0.1mm；
10、所述第一塑封層將所述第一待封裝結(jié)構(gòu)與相鄰的所述第二待封裝結(jié)構(gòu)之間的間隙填滿。
11、在一個(gè)實(shí)施例中，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)還包括第三塑封層，所述第三塑封層包封所述芯片側(cè)面及所述芯片背面；所述第三塑封層設(shè)有通槽，所述第二待封裝結(jié)構(gòu)位于所述通槽內(nèi)；所述第二待封裝結(jié)構(gòu)所在的通槽的內(nèi)表面與所述第二待封裝結(jié)構(gòu)之間存在間隙，所述通槽的內(nèi)表面與所述第二待封裝結(jié)構(gòu)之間的間隙的尺寸范圍為0.05mm～0.1mm；
12、所述第一塑封層將所述通槽的內(nèi)表面與所述第二待封裝結(jié)構(gòu)之間的間隙填滿。
13、在一個(gè)實(shí)施例中，所述第一塑封層的楊氏模量的范圍為2gpa～12gpa；和/或，所述第一塑封層的厚度范圍為50μm～200μm；和/或，
14、所述第一塑封層位于所述第一待封裝結(jié)構(gòu)背離所述芯片正面的部分的厚度小于所述第二塑封層的最小厚度。
15、在一個(gè)實(shí)施例中，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)還包括第三塑封層，所述第三塑封層包封所述芯片側(cè)面及所述芯片背面；所述第三塑封層的楊氏模量大于所述第一塑封層的楊氏模量；所述第三塑封層位于所述芯片背面的部分的厚度小于250μm。
16、在一個(gè)實(shí)施例中，所述電氣元件包括第二芯片、電感、電阻及電容中的至少一種。
17、本申請(qǐng)實(shí)施例的第二方面提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括：
18、將第一待封裝結(jié)構(gòu)及第二待封裝結(jié)構(gòu)貼裝在載板上；所述第一待封裝結(jié)構(gòu)包括第一芯片，所述第一芯片包括芯片正面，所述芯片正面設(shè)有多個(gè)焊墊；所述第二待封裝結(jié)構(gòu)至少包括一個(gè)電氣元件；所述芯片正面朝向所述載板；所述第二待封裝結(jié)構(gòu)背離所述載板的表面到所述載板的距離大于所述第一待封裝結(jié)構(gòu)背離所述載板的表面到所述載板的距離；
19、形成第一塑封層，所述第一塑封層至少位于所述第一待封裝結(jié)構(gòu)背離所述載板的表面及所述第二待封裝結(jié)構(gòu)背離所述載板的表面；
20、形成第二塑封層，所述第二塑封層位于所述第一塑封層背離所述載板的表面；所述第二塑封層的楊氏模量大于所述第一塑封層的楊氏模量；
21、剝離所述載板，形成再布線層，所述再布線層位于所述第一待封裝結(jié)構(gòu)及所述第二待封裝結(jié)構(gòu)背離所述第二塑封層的表面，所述焊墊通過所述再布線層與所述電氣元件電連接。
22、在一個(gè)實(shí)施例中，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)還包括第三塑封層，所述第三塑封層至少包封所述芯片側(cè)面；所述第三塑封層的楊氏模量大于所述第一塑封層的楊氏模量；和/或，
23、所述第二待封裝結(jié)構(gòu)還包括第四塑封層，所述第四塑封層至少包封所述電氣元件的側(cè)面；所述第四塑封層的楊氏模量大于所述第一塑封層的楊氏模量。
24、在一個(gè)實(shí)施例中，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)的制備過程包括：
25、將多個(gè)所述第一芯片貼裝在基板上；
26、形成包封所述芯片側(cè)面與所述芯片背面的第三塑封層；
27、形成貫穿所述第三塑封層的通槽，得到包括所述第三塑封層與所述第一芯片的第一待封裝結(jié)構(gòu)；
28、所述將第一待封裝結(jié)構(gòu)及第二待封裝結(jié)構(gòu)貼裝在載板上，包括：
29、將所述第一待封裝結(jié)構(gòu)貼裝在載板上；
30、將所述第二待封裝結(jié)構(gòu)設(shè)置在所述通槽內(nèi)，并貼裝在所述載板上；所述第二待封裝結(jié)構(gòu)所在的通槽的內(nèi)表面與所述第二待封裝結(jié)構(gòu)之間存在間隙。
31、在一個(gè)實(shí)施例中，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)的制備過程包括：
32、將多個(gè)所述第一芯片貼裝在基板上；
33、形成包封所述芯片側(cè)面與所述芯片背面的第三塑封層，得到包括所述第三塑封層與所述第一芯片的半導(dǎo)體中間結(jié)構(gòu)；
34、對(duì)所述半導(dǎo)體中間進(jìn)行切割，得到多個(gè)第一待封裝結(jié)構(gòu)，所述第一待封裝結(jié)構(gòu)包括至少一個(gè)芯片；
35、所述將第一待封裝結(jié)構(gòu)及第二待封裝結(jié)構(gòu)貼裝在載板上，包括：
36、將所述第一待封裝結(jié)構(gòu)及所述第二待封裝結(jié)構(gòu)貼裝在載板上，所述第二待封裝結(jié)構(gòu)位于本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，所述半導(dǎo)體結(jié)構(gòu)包括：
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)還包括第三塑封層，所述第三塑封層包封所述芯片側(cè)面及所述芯片背面；所述第三塑封層的楊氏模量大于所述第一塑封層的楊氏模量；和/或，
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第二待封裝結(jié)構(gòu)位于所述第一待封裝結(jié)構(gòu)的側(cè)部，所述第一待封裝結(jié)構(gòu)與相鄰的所述第二待封裝結(jié)構(gòu)之間存在間隙，所述第一待封裝結(jié)構(gòu)與相鄰的所述第二待封裝結(jié)構(gòu)之間的間隙的尺寸范圍為0.05mm～0.1mm；
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)還包括第三塑封層，所述第三塑封層包封所述芯片側(cè)面及所述芯片背面；所述第三塑封層設(shè)有通槽，所述第二待封裝結(jié)構(gòu)位于所述通槽內(nèi)；所述第二待封裝結(jié)構(gòu)所在的通槽的內(nèi)表面與所述第二待封裝結(jié)構(gòu)之間存在間隙，所述通槽的內(nèi)
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一塑封層的楊氏模量的范圍為2Gpa～12Gpa；和/或，所述第一塑封層的厚度范圍為50μm～200μm；和/或，
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)還包括第三塑封層，所述第三塑封層包封所述芯片側(cè)面及所述芯片背面；所述第三塑封層的楊氏模量大于所述第一塑封層的楊氏模量；所述第三塑封層位于所述芯片背面的部分的厚度小于250μm。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述電氣元件包括第二芯片、電感、電阻及電容中的至少一種。
8.一種半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，包括：
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)還包括第三塑封層，所述第三塑封層至少包封所述芯片側(cè)面；所述第三塑封層的楊氏模量大于所述第一塑封層的楊氏模量；和/或，
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)的制備過程包括：
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)的制備過程包括：
12.根據(jù)權(quán)利要求10或11所述的半導(dǎo)體結(jié)構(gòu)的制造方法，其特征在于，所述間隙的尺寸范圍為0.05mm～0.1mm；所述第一塑封層將所述間隙填滿。
...【技術(shù)特征摘要】
1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，所述半導(dǎo)體結(jié)構(gòu)包括：
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)還包括第三塑封層，所述第三塑封層包封所述芯片側(cè)面及所述芯片背面；所述第三塑封層的楊氏模量大于所述第一塑封層的楊氏模量；和/或，
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第二待封裝結(jié)構(gòu)位于所述第一待封裝結(jié)構(gòu)的側(cè)部，所述第一待封裝結(jié)構(gòu)與相鄰的所述第二待封裝結(jié)構(gòu)之間存在間隙，所述第一待封裝結(jié)構(gòu)與相鄰的所述第二待封裝結(jié)構(gòu)之間的間隙的尺寸范圍為0.05mm～0.1mm；
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一芯片還包括與所述芯片正面相對(duì)的芯片背面、及連接所述芯片正面與所述芯片背面的多個(gè)芯片側(cè)面；所述第一待封裝結(jié)構(gòu)還包括第三塑封層，所述第三塑封層包封所述芯片側(cè)面及所述芯片背面；所述第三塑封層設(shè)有通槽，所述第二待封裝結(jié)構(gòu)位于所述通槽內(nèi)；所述第二待封裝結(jié)構(gòu)所在的通槽的內(nèi)表面與所述第二待封裝結(jié)構(gòu)之間存在間隙，所述通槽的內(nèi)表面與所述第二待封裝結(jié)構(gòu)之間的間隙的尺寸范圍為0.05mm～0.1mm；
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一塑封層的楊氏模量的范圍為2gpa～12gpa；和/或，所述第一塑封層的厚度范圍為50μm～200μm；和/或，
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一芯片還包...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：王鑫璐，蘭月，
申請(qǐng)(專利權(quán))人：矽磐微電子重慶有限公司，
類型：發(fā)明
國(guó)別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。