System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 久久精品中文字幕无码,亚洲AV无码专区国产乱码4SE,天堂无码在线观看
  • 
    <ul id="o6k0g"></ul>
    <ul id="o6k0g"></ul>

    一種用于FPGA的編譯碼軟件系統技術方案

    技術編號:43155858 閱讀:10 留言:0更新日期:2024-11-01 19:51
    本發明專利技術公開了一種用于FPGA的編譯碼軟件系統,包括BCH?VHDL程序模塊和LDPC編譯碼模塊,BCH?VHDL程序模塊包括以下模塊并且作用為:第一Pn序列產生模塊產生Pn序列;編碼器模塊實現DVB?S2標準系統中BCH碼的編碼過程;第一BPSK映射模塊將編碼后的比特信息進行BPSK映射;AWGN信道模塊將調制后的信號進行加噪;譯碼器模塊實現DVB?S2標準系統中BCH碼的譯碼過程;伴隨模塊實現BCH譯碼的第一步,即求出伴隨多項式。本發明專利技術公開的一種用于FPGA的編譯碼軟件系統,為DVB?S2標準中的BCH、LDPC編譯碼FPGA實現說明文檔,主要用以LDPC編譯碼的原理說明以及FPGA實現時的程序說明。

    【技術實現步驟摘要】

    本專利技術屬于dvb-s2標準中的bch-ldpc編譯碼在fpga中的實現,具體涉及一種用于fpga的編譯碼軟件系統。


    技術介紹

    1、fpga(field?programmable?gate?array)是在pal(可編程陣列邏輯)、gal(通用陣列邏輯)等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(asic)領域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門電路數有限的缺點。

    2、目前,市面上編譯碼軟件由于算法比較復雜,同時基于fpga更偏向邏輯運算,因此很少采用fpga實現,所以編譯碼軟件基本基于dsp和cpu構架實現,滿足系統的要求,但dsp和cpu的資源會被編譯碼軟件占用,無法進行多通道、多任務、多功能并行實時處理,若是能采用fpga實現編譯碼軟件,第一:可以釋放dsp和cpu資源,使其滿足多通道、多任務、多功能并行實時處理;第二:fpga邏輯資源很多,可以滿足并行多通道、高帶寬的實時處理,對實時信號處理及編譯碼更為有利。

    3、因此,針對上述問題,予以進一步改進。


    技術實現思路

    1、本專利技術的主要目的在于提供一種用于fpga的編譯碼軟件系統,為dvb-s2標準中的bch、ldpc編譯碼fpga實現說明文檔,主要用以ldpc編譯碼的原理說明以及fpga實現時的程序說明。

    2、本專利技術的另一目的在于提供一種用于fpga的編譯碼軟件系統,采用fpga實現編譯碼軟件,第一:可以釋放dsp和cpu資源,使其滿足多通道、多任務、多功能并行實時處理;第二:fpga邏輯資源很多,可以滿足并行多通道、高帶寬的實時處理,對實時信號處理及編譯碼更為有利。

    3、為達到以上目的,本專利技術提供一種用于fpga的編譯碼軟件系統,包括bch?vhdl程序模塊和ldpc編譯碼模塊,其中:

    4、bch?vhdl程序模塊包括以下模塊并且作用為:

    5、第一pn序列產生模塊產生pn序列;

    6、編碼器模塊實現dvb-s2標準系統中bch碼的編碼過程;

    7、第一bpsk映射模塊將編碼后的比特信息進行bpsk映射;

    8、awgn信道模塊將調制后的信號進行加噪;

    9、譯碼器模塊實現dvb-s2標準系統中bch碼的譯碼過程;

    10、伴隨模塊實現bch譯碼的第一步,即求出伴隨多項式;

    11、ibm迭代算法模塊用ibm算法求出錯誤位置多項式的系數;

    12、錢(chien)搜索模塊通過對位置多項式所對應的方程求解得到碼字的錯誤位置;

    13、錯誤位置存儲器模塊緩存chien搜索模塊輸出的錯誤位置信息;

    14、譯碼器接收信息存儲器模塊緩存譯碼器接收數據的信息位;

    15、第一pn序列檢測模塊檢測譯碼錯誤比特數;

    16、ldpc編譯碼模塊包括以下模塊并且作用為:

    17、第二pn序列產生模塊用于pn序列產生;

    18、ldpc編碼模塊主要用于ldpc編碼;

    19、第二bpsk映射模塊將編碼后的比特信息進行bpsk映射;

    20、加性高斯噪聲信道模塊將調制后的信號進行加噪;

    21、ldpc譯碼模塊通過輸入的對數似然比信息進行ldpc譯碼;

    22、第二pn序列驗證模塊檢測譯碼錯誤比特數。

    23、作為上述技術方案的進一步優選的技術方案,對于第一pn序列產生模塊,pn23序列產生,便于ber計算,其序列的產生通過下式實現,y=d(22)+d(17),其中,y為產生的pn序列輸出,并且[d(1),d(2),…,d(23)]不停的進行循環移位得到[y,d(1),…,d(22)],根據輸入的碼字狀態來判斷所需生成的信息位的長度(dvb-s2標準規定了21種不同的碼字狀態,其中標準幀(幀長64800bits)對應11種不同的碼字狀態,短幀(幀長16200bits)對應10種不同的碼字狀態);在時鐘控制下,通過輸入的碼字狀態信息(iv_codestate,4downto?0)來判斷要生成的bch碼的碼長和碼率,然后生成對應的pn序列;

    24、對于編碼器模塊,輸入數據為長為kbch的待編碼信息數據,經過編碼器后將產生rbch位校驗位,和輸入的信息數據組成已編碼數據,編碼后的碼長為nbch比特;

    25、對于第一bpsk映射模塊,將輸入的1和0信號對應的bpsk映射輸出(‘1’=>“111111100000000000”,‘0=>“000000100000000000”,數據類型為有符號數7.11,即7位表示整數位,其中最高位為符號位,11位表示小數位,之所以選用這種位寬,是為了跟awgn_channel模塊輸入數據對應,根據需要數據可選別的位寬);

    26、對于awgn信道模塊,將產生模擬高斯噪聲數據與調制后的信號進行相加,來模擬加性高斯噪聲信道,并可以通過參數設置來調整信噪比;

    27、對于伴隨模塊,根據接收到的長為nbch的碼字信息計算出伴隨式s的24個分量,包括兩個子模塊:多項式除法模塊與rom求和模塊,先通過多項式除法模塊由接收到的碼字除以生成多項式,得到余數多項式,余數位數與校驗位位數相同;然后在rom求和模塊中根據求出的余數多項式的系數讀取rom中預先存入的有限域元素進行求和,最終得到伴隨式s;

    28、對于錢(chien)搜索模塊,由ibm迭代過程得到錯誤位置多項式σ(x)后,通過對σ(x)所對應的方程的求解就可以得到碼字的錯誤位置;

    29、對于第一pn序列檢測模塊,在時鐘驅動下,當輸入比特數據包的有效指示信號為高時,對輸入的比特數據包進行驗證,輸入信號i_bit為譯碼后的輸出數據,輸出數據o_biterror表示譯碼數據是否正確,輸出為高電平時表示該比特譯碼錯誤,低電平時譯碼正確。

    30、作為上述技術方案的進一步優選的技術方案,對于第二pn序列產生模塊,pn23序列產生,便于ber計算,其序列的產生通過下式實現,y=d(22)+d(17),其中,y為產生的pn序列輸出,并且[d(1),d(2),…,d(23)]不停的進行循環移位得到[y,d(1),…,d(22)],根據輸入的碼字狀態來判斷所需生成的信息位的長度(dvb-s2標準規定了21種不同的碼字狀態,其中標準幀(幀長64800bits)對應11種不同的碼字狀態,短幀(幀長16200bits)對應10種不同的碼字狀態);在時鐘控制下,通過輸入的碼字狀態信息(iv_codestate,4downto?0)來判斷要生成的ldpc碼的碼長和碼率,然后生成對應的pn序列;

    31、對于ldpc編碼模塊,其ldpc碼的編碼任務是由kldpc個信息比特組得到nldpc-kldpc個奇偶校驗比特最后得到碼字

    32、對于第二bpsk映射模塊,將輸入的1和0信號對應的bpsk映射輸出;

    33、對于加性高斯本文檔來自技高網...

    【技術保護點】

    1.一種用于FPGA的編譯碼軟件系統,其特征在于,包括BCH?VHDL程序模塊和LDPC編譯碼模塊,其中:

    2.根據權利要求1所述的一種用于FPGA的編譯碼軟件系統,其特征在于,對于第一Pn序列產生模塊,PN23序列產生,便于BER計算,其序列的產生通過下式實現,y=D(22)+D(17),其中,y為產生的PN序列輸出,并且[D(1),D(2),…,D(23)]不停的進行循環移位得到[y,D(1),…,D(22)],根據輸入的碼字狀態來判斷所需生成的信息位的長度;在時鐘控制下,通過輸入的碼字狀態信息來判斷要生成的BCH碼的碼長和碼率,然后生成對應的PN序列;

    3.根據權利要求2所述的一種用于FPGA的編譯碼軟件系統,其特征在于,對于第二Pn序列產生模塊,PN23序列產生,便于BER計算,其序列的產生通過下式實現,y=D(22)+D(17),其中,y為產生的PN序列輸出,并且[D(1),D(2),…,D(23)]不停的進行循環移位得到[y,D(1),...,D(22)],根據輸入的碼字狀態來判斷所需生成的信息位的長度;在時鐘控制下,通過輸入的碼字狀態信息來判斷要生成的LDPC碼的碼長和碼率,然后生成對應的PN序列;

    4.根據權利要求3所述的一種用于FPGA的編譯碼軟件系統,其特征在于,對于第一Pn序列驗證模塊和第二Pn序列驗證模塊,其序列的產生通過下式實現,y=D(22)+D(17)+x,其中,x為輸入比特,y為對輸入的PN序列進行驗證的結果,當其為1時,表示該比特錯誤,為0時,表示該比特正確,并且[D(1),D(2),...,D(23)]不停的進行[x,D(1),...,D(22)]的循環移位。

    5.一種電子設備,包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序,其特征在于,所述處理器執行所述程序時實現如權利要求1至4任一項所述用于FPGA的編譯碼軟件系統。

    6.一種非暫態計算機可讀存儲介質,其上存儲有計算機程序,其特征在于,該計算機程序被處理器執行時實現如權利要求1至4任一項所述用于FPGA的編譯碼軟件系統。

    ...

    【技術特征摘要】

    1.一種用于fpga的編譯碼軟件系統,其特征在于,包括bch?vhdl程序模塊和ldpc編譯碼模塊,其中:

    2.根據權利要求1所述的一種用于fpga的編譯碼軟件系統,其特征在于,對于第一pn序列產生模塊,pn23序列產生,便于ber計算,其序列的產生通過下式實現,y=d(22)+d(17),其中,y為產生的pn序列輸出,并且[d(1),d(2),…,d(23)]不停的進行循環移位得到[y,d(1),…,d(22)],根據輸入的碼字狀態來判斷所需生成的信息位的長度;在時鐘控制下,通過輸入的碼字狀態信息來判斷要生成的bch碼的碼長和碼率,然后生成對應的pn序列;

    3.根據權利要求2所述的一種用于fpga的編譯碼軟件系統,其特征在于,對于第二pn序列產生模塊,pn23序列產生,便于ber計算,其序列的產生通過下式實現,y=d(22)+d(17),其中,y為產生的pn序列輸出,并且[d(1),d(2),…,d(23)]不停的進行循環移位得到[y,d(1),...,d(22)],根...

    【專利技術屬性】
    技術研發人員:張峻濤邵樂天王文勇金偉董藝張永亮
    申請(專利權)人:浙江天泓波控電子科技有限公司
    類型:發明
    國別省市:

    網友詢問留言 已有0條評論
    • 還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。

    1
    主站蜘蛛池模板: 97久久精品无码一区二区天美| 中文字幕精品无码一区二区| 精品无码一区二区三区亚洲桃色| 无码少妇精品一区二区免费动态| 无码人妻丝袜在线视频| 性色AV一区二区三区无码| 一本加勒比HEZYO无码资源网| 亚洲av无码片区一区二区三区| 亚洲中久无码不卡永久在线观看| 午夜不卡无码中文字幕影院| 午夜亚洲av永久无码精品| 亚洲性无码AV中文字幕| 无码人妻AⅤ一区二区三区| 亚洲国产精品成人AV无码久久综合影院 | 毛片一区二区三区无码| 无码国产乱人伦偷精品视频| 亚洲区日韩区无码区| 久久久久久久久免费看无码| 精品久久无码中文字幕| 无码人妻品一区二区三区精99| 久久久久久av无码免费看大片| 少妇人妻av无码专区| 亚洲性无码AV中文字幕| 孕妇特级毛片WW无码内射| 97人妻无码一区二区精品免费| 亚洲AV无码成人网站久久精品大| 日韩精品无码免费专区网站| 亚洲AV无码乱码在线观看| 国产AV天堂无码一区二区三区| 在线A级毛片无码免费真人| 亚洲AV日韩AV永久无码色欲| 久久久久成人精品无码中文字幕| 久久久久久AV无码免费网站| 国产成人午夜无码电影在线观看| 一本无码中文字幕在线观| 日日摸夜夜爽无码毛片精选| 丰满熟妇人妻Av无码区| 国产网红无码精品视频| 无码人妻精品一区二区三区久久| 人妻无码中文久久久久专区 | 2019亚洲午夜无码天堂|