System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術實現步驟摘要】
本申請涉及半導體,特別涉及一種半導體結構的制造方法。
技術介紹
1、常見的半導體封裝技術中,比如將芯片進行堆疊封裝的技術,通常將多個芯片堆疊設置在引線框或者電路板上,通過鍵合線實現不同芯片之間的電連接,以及芯片與引線框或電路板之間的電連接。
2、通過上述封裝技術得到的半導體產品,容易出現鍵合線與芯片、引線框或電路板電連接效果不好的情況,影響半導體產品的可靠性。
技術實現思路
1、本申請實施例提供了一種半導體結構的制造方法。所述半導體結構的制造方法包括:
2、制備封裝結構,所述封裝結構包括第一芯片、塑封層及第一再布線層,所述第一芯片包括第一正面、與所述第一正面相對的第一背面、及連接所述第一正面與所述第一背面的多個第一側面,所述第一正面設有多個第一焊墊;所述塑封層至少包封所述第一側面;所述第一再布線層位于所述第一正面且與所述第一焊墊電連接;
3、在所述第一再布線層背離所述第一芯片的一側設置塑封膜,所述塑封膜為可塑性膜;
4、在所述塑封膜背離所述封裝結構的一側設置第二芯片,所述第二芯片包括第二正面、與所述第二正面相對的第二背面、及連接所述第二正面與所述第二背面的多個第二側面,所述第二正面設有多個第二焊墊,所述第二焊墊背離所述塑封膜;
5、使所述第二芯片進入所述塑封膜,所述第二側面及所述第一再布線層被所述塑封膜包覆;
6、形成貫穿所述塑封膜的通孔,并形成位于所述塑封膜背離封裝結構一側的第二再布線層及位于所述通孔內的導電
7、在一個實施例中,所述第二芯片進入所述塑封膜之前,所述封裝結構朝向所述塑封膜的表面位于所述第一再布線層之外的區域與所述塑封膜之間存在間隙;
8、所述塑封膜的材料包括環氧樹脂預聚體;所述使所述第二芯片進入所述塑封膜,包括:
9、在設定溫度下對所述第二芯片施加壓力,使所述環氧樹脂預聚體發生交聯反應,且使所述第二芯片進入所述塑封膜,所述封裝結構朝向所述塑封膜的表面與所述塑封膜接觸,所述塑封膜與所述塑封層粘附在一起;所述設定溫度的范圍為50℃~120℃。
10、在一個實施例中,所述在所述塑封膜背離所述封裝結構的一側設置第二芯片,包括:將第二芯片貼裝在第一載板上,所述第二正面朝向所述第一載板;將得到的結構設置在所述塑封膜背離所述封裝結構的一側,且所述第一載板位于所述第二芯片背離所述塑封膜的一側;所述塑封膜在所述第一載板上的正投影全部落在所述第一載板上;
11、所述對所述第二芯片施加壓力,包括:對所述第一載板施加壓力,使所述第一載板對所述第二芯片施加壓力。
12、在一個實施例中,所述塑封膜的厚度大于所述第二芯片和所述第一再布線層的厚度之和。
13、在一個實施例中,所述塑封膜的厚度與所述第二芯片和所述第一再布線層的厚度之和的差大于20μm。
14、在一個實施例中,所述對所述第一載板施加壓力的步驟在真空條件下進行。
15、在一個實施例中,所述第二芯片的第二正面通過第一粘結層貼裝在第一載板上;所述封裝結構背離所述第一再布線層的表面通過第二粘結層貼裝在第二載板上;所述第一粘結層與所述第二粘結層均為熱脫離膜層,所述第一粘結層的脫離溫度小于所述第二粘結層的脫離溫度;
16、所述形成貫穿所述塑封膜的通孔之前,所述半導體結構的制備方法還包括:對得到的半導體中間結構升溫至預設溫度,使所述第一粘結層與所述第二芯片分離,將所述第一載板剝離;所述預設溫度大于或等于所述第一粘結層的脫離溫度,且小于所述第二粘結層的脫離溫度。
17、在一個實施例中,所述形成貫穿所述塑封膜的通孔之前,所述半導體結構的制造方法還包括:
18、固化所述塑封膜。
19、在一個實施例中,所述形成位于所述塑封膜背離封裝結構一側的第二再布線層及位于所述通孔內的導電部之后,所述半導體結構的制備方法還包括:
20、形成至少一個包封結構;所述包封結構的數量為多個時,多個所述包封結構在所述塑封膜背離所述封裝結構的一側堆疊設置;
21、所述包封結構的形成過程包括:
22、在所述第二再布線層背離所述第二芯片的一側設置塑封材料膜,所述塑封材料膜為可塑性膜;
23、在所述塑封材料膜背離所述封裝結構的一側設置第三芯片,所述第三芯片包括第三正面、與所述第三正面相對的第三背面、及連接所述第三正面與所述第三背面的多個第三側面,所述第三正面設有多個第三焊墊,所述第三焊墊背離所述塑封材料膜;
24、對所述第三芯片施加壓力,使所述第三芯片進入所述塑封材料膜,所述第三側面被所述塑封材料膜包覆;
25、形成貫穿所述塑封材料膜的開孔,并形成位于所述塑封材料膜背離封裝結構一側的第三再布線層及位于所述開孔內的導電結構,所述第三再布線層與所述第三焊墊電連接,且通過所述導電結構與位于所述導電結構朝向所述封裝結構一側的再布線層電連接。
26、在一個實施例中,所述塑封膜的厚度范圍為100μm~200μm;和/或,
27、所述塑封膜的熱膨脹系數與所述塑封層的熱膨脹系數的差值絕對值小于5/℃。
28、本申請實施例提供的半導體結構的制造方法,由于塑封膜為可塑性膜,第二芯片可進入到塑封膜,使塑封膜包覆第二芯片的第二側面且第二芯片的第二焊墊露出,從而第二焊墊可依次通過第二再布線層、導電部及第一再布線層與第一焊墊電連接,實現第一芯片與第二芯片的互連。本申請實施例提供的半導體結構的制造方法,第一芯片與第二芯片通過再布線層及位于通孔內的導電結構實現互連,相對于采用鍵合線實現互連的方案來說,可避免鍵合線與芯片電連接效果不好而影響第一芯片與第二芯片之間的電連接效果,提升半導體結構的可靠性;相對于先將第二芯片進行塑封后貼裝到封裝結構上,形成第二再布線層之后再對得到的整個結構進行塑封的方案來說,本申請實施例提供的制造方法通過采用可塑性的塑封膜,對第二芯片施加壓力后即可使得塑封膜與塑封層粘附在一起,無需再次進行塑封,有助于簡化半導體結構的制備工藝,減小半導體結構的尺寸。
本文檔來自技高網...【技術保護點】
1.一種半導體結構的制造方法,其特征在于,包括:
2.根據權利要求1所述的半導體結構的制造方法,其特征在于,所述第二芯片進入所述塑封膜之前,所述封裝結構朝向所述塑封膜的表面位于所述第一再布線層之外的區域與所述塑封膜之間存在間隙;
3.根據權利要求2所述的半導體結構的制造方法,其特征在于,所述在所述塑封膜背離所述封裝結構的一側設置第二芯片,包括:將第二芯片貼裝在第一載板上,所述第二正面朝向所述第一載板;將得到的結構設置在所述塑封膜背離所述封裝結構的一側,且所述第一載板位于所述第二芯片背離所述塑封膜的一側;所述塑封膜在所述第一載板上的正投影全部落在所述第一載板上;
4.根據權利要求3所述的半導體結構的制造方法,其特征在于,所述對所述第一載板施加壓力的步驟在真空條件下進行。
5.根據權利要求1所述的半導體結構的制造方法,其特征在于,所述塑封膜的厚度大于所述第二芯片和所述第一再布線層的厚度之和。
6.根據權利要求1所述的半導體結構的制造方法,其特征在于,所述塑封膜的厚度與所述第二芯片和所述第一再布線層的厚度之和的差大于20μm。
7.根據權利要求1所述的半導體結構的制造方法,其特征在于,所述第二芯片的第二正面通過第一粘結層貼裝在第一載板上;所述封裝結構背離所述第一再布線層的表面通過第二粘結層貼裝在第二載板上;所述第一粘結層與所述第二粘結層均為熱脫離膜層,所述第一粘結層的脫離溫度小于所述第二粘結層的脫離溫度;
8.根據權利要求1所述的半導體結構的制造方法,其特征在于,所述形成貫穿所述塑封膜的通孔之前,所述半導體結構的制造方法還包括:
9.根據權利要求1所述的半導體結構的制造方法,其特征在于,所述形成位于所述塑封膜背離封裝結構一側的第二再布線層及位于所述通孔內的導電部之后,所述半導體結構的制備方法還包括:
10.根據權利要求1所述的半導體結構的制造方法,其特征在于,所述塑封膜的厚度范圍為100μm~200μm;和/或,
...【技術特征摘要】
1.一種半導體結構的制造方法,其特征在于,包括:
2.根據權利要求1所述的半導體結構的制造方法,其特征在于,所述第二芯片進入所述塑封膜之前,所述封裝結構朝向所述塑封膜的表面位于所述第一再布線層之外的區域與所述塑封膜之間存在間隙;
3.根據權利要求2所述的半導體結構的制造方法,其特征在于,所述在所述塑封膜背離所述封裝結構的一側設置第二芯片,包括:將第二芯片貼裝在第一載板上,所述第二正面朝向所述第一載板;將得到的結構設置在所述塑封膜背離所述封裝結構的一側,且所述第一載板位于所述第二芯片背離所述塑封膜的一側;所述塑封膜在所述第一載板上的正投影全部落在所述第一載板上;
4.根據權利要求3所述的半導體結構的制造方法,其特征在于,所述對所述第一載板施加壓力的步驟在真空條件下進行。
5.根據權利要求1所述的半導體結構的制造方法,其特征在于,所述塑封膜的厚度大于所述第二芯片和所述第一再布線層的厚度之和。
6.根據權利...
【專利技術屬性】
技術研發人員:王鑫璐,
申請(專利權)人:矽磐微電子重慶有限公司,
類型:發明
國別省市:
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。