【技術實現步驟摘要】
本專利技術涉及電子電路的，具體地，涉及高、低邊高壓采樣接口電路。
技術介紹
1、為了測量電壓和電流，例如在服務器電源網絡中，分流電阻器與待測量設備串聯。分流電阻器的高電壓節點端被稱為“vbus”，分流電阻器的另一端為低電壓節點端，高電壓節點和低電壓節點之間的電壓差一般為幾十到幾百毫伏。該電壓最終會被含有adc芯片的模擬前端電路進行信號采樣，該adc芯片通常在3.3或5v的低電源電壓下工作。因此，其輸入采樣電路也只能支持此類低電壓。然而，vbus電壓通常為高壓，例如12v，36v，48v和85v。所以，當數據采集電路工作在hside模式下，測量vbus電壓和shunt電流時必然會引入高共模電壓。因此，使用此類測量電路來確定高壓電路中的電壓和電流時必須要采用特殊的采樣電路，該采樣電路必須可以承受高共模電壓而不發生擊穿損壞。圖1為系統應用電路，圖2為芯片內部接口電路示意圖。
2、cn109643992a方案如圖3所示，實現了從輸入電壓基本上不消耗電流，從輸入的角度來看，該器件可被視為無源器件，通過設計保證不同輸入路徑之間的理想匹配，并且可以提供4x多路復用輸入路徑之間的測量的～1lsb匹配。該高壓多路復用器允許復制dc偏移校準和偏移抖動，其中通過整個系統(32vdc范圍)提供測量的<1lsb(3μv)輸入偏移電壓。各種實施方案還允許輸入的外部大電阻器(100歐姆)，電容器(rc)濾波而不影響測量精度。但是該方案開關自舉時間只能維持幾百微秒，而且自舉電容的面積較大，在高溫下由于電流泄露速度加快能維持采樣開關導通的時間更
3、本專利技術所要解決的技術問題是：在大部分高壓芯片設計中，由于物理特性和設計規則的限制，高壓器件的面積往往非常大，占據整個芯片的絕大部分面積，造成設計和生產成本的提升。其次，在高壓采樣電路中，傳統的柵壓自舉方案需要大量的高壓器件和大面積的自舉電容，芯片成本較高并且采樣開關的導通時間受到自舉電容的限制，尤其是在高溫情況下，電容上電荷的快速泄露會影響系統的采樣時間，導致在單次轉換時無法提供較長的轉換時間而造成轉換精度較差。
4、因此，需要提出一種新的技術方案以改善上述技術問題。
技術實現思路
1、針對現有技術中的缺陷，本專利技術的目的是提供一種高、低邊高壓采樣接口電路。
2、根據本專利技術提供的一種高、低邊高壓采樣接口電路，包括：ldo電路、高壓比較器電路、非交疊時鐘電路和采樣開關；
3、所述ldo電路與高壓比較器電路相連接，所述高壓比較器電路與非交疊時鐘電路相連接，所述非交疊時鐘電路與采樣開關相連接。
4、優選地，所述ldo電路外接電源vdd，所述ldo電路接地，所述ldo電路連接有lside開關，所述ldo電路提供輸出電壓vido，所述輸出電壓為2v，所述lside開關的pn結反偏，所述lside開關為mp1_hv高壓pmos器件。
5、優選地，所述高壓比較器電路包括高壓pmos器件mp3_hv、低壓pmos器件mp3、低壓pmos器件mp4、低壓nmos器件mn6和低壓nmos器件mn7；所述高壓pmos器件mp3_hv的源極分別連接有高壓pmos器件mp2_hv的源極、電阻r4和電阻r5；所述高壓pmos器件mp3_hv的柵極連接有高壓pmos器件mp2_hv的柵極和漏極；所述高壓pmos器件mp3_hv的漏極連接有低壓pmos器件mp3的漏極；所述低壓pmos器件mp3的襯底分別與ldo電路的輸出端、低壓pmos器件mp4的源極相連接；所述低壓pmos器件mp3的柵極連接有低壓pmos器件mp1的漏極和柵極、低壓nmos器件mn1的漏極；所述低壓pmos器件mp3的漏極與低壓nmos器件mn6的漏極和柵極相連接；所述低壓pmos器件mp4的源極與ldo電路的輸出端相連接，所述低壓pmos器件mp4的柵極分別連接有低壓pmos器件mp2的漏極和柵極、低壓nmos器件mn2的漏極；所述低壓pmos器件mp4的漏極與低壓nmos器件mn7的漏極相連接，且所述低壓pmos器件mp4的漏極輸出電壓vout；所述低壓nmos器件mn6的源極分別與低壓nmos器件mn7的源極、低壓nmos器件mn1的源極、低壓nmos器件mn2的源極、低壓nmos器件mn3的的源極、低壓nmos器件mn4的源極、低壓nmos器件mn5的源極相連接，且所述低壓nmos器件mn6的源極接地；所述低壓nmos器件mn6的柵極與低壓nmos器件mn7的源極相連接。
6、優選地，所述非交疊時鐘電路的hv_vs端與高壓pmos器件mp1_hv的源極相連接；所述非交疊時鐘電路clk端與采樣開關的clk端相連接；所述非交疊時鐘電路的clkb端與采樣開關的clkb端相連接；所述非交疊時鐘電路的hv_gnd端連接有高壓nmos器件mn2_hv的漏極。
7、優選地，所述采樣開關連接有外接電源vin+，所述采樣開關的另一段連接有采樣電容。
8、優選地，所述hv_vs端識別高壓側采樣，產生高電平電壓；所述hv_gnd端識別低壓側采樣，產生低電平電壓，所述高電平電壓和低電平電壓用于控制隔離型器件的n型和p型阱區電位；所述外接電源vin+接芯片外部的vbus電壓，當系統處于hside模式時，從高壓輸入消耗20μa電流。
9、優選地，所述mn1、mn2、mn3、mn4、mn5、mn6、mn7為常規低壓nmos器件，mp1、mp2、mp3、mp4為常規低壓pmos器件，mp1_hv、mp2_hv、mp3_hv為高壓pmos器件，mn1_hv、mn2_hv、mn3_hv為高壓nmos器件。
10、優選地，當系統工作在lside模式時，vin-的電位為零，vin+的電位比vin-高幾十到幾百毫伏，此時比較器輸出vout為高電平，mn3_hv器件開啟，v3節點電壓為低電平，mp1_hv器件開啟，將vldo電壓傳輸到hv_vs節點，此時hv_gnd電位接近零伏；
11、當系統工作在hside模式時，vin+電位等于vbus，vin-的電位比vin+低幾十到幾百毫伏，比較器輸出vout為低電平，mn3_hv器件關斷，v3節點電壓為高電平，mp1_iso器件開啟，將接近vbus的電壓傳輸到hv_vs節點，此時hv_gnd電位為hv_vs-3*vgs伏。
12、優選地，傳輸門電路的一個輸入端接外部vbus電壓，輸出端接采樣電容，非交疊時鐘發生器的輸出clk和clkb接傳輸門電路的柵極，dpw接hv_gnd電位，nbl_iso接hv_vs電位，sub接gnd電位。
13、優選地，ldo電路提供輸出電壓；高壓比較器電路選擇打開hside或者lside開關，為傳輸門的阱區選擇偏置電位；非交疊時鐘電路產生時鐘信號，高電平為hv_vs，低電平為hv_gnd；采樣開關是傳輸門電路結構，傳輸門電路是由nmos和pmos管并聯形成的，傳輸高電平或者傳輸低本文檔來自技高網...
【技術保護點】
1.一種高、低邊高壓采樣接口電路，其特征在于，包括：LDO電路、高壓比較器電路、非交疊時鐘電路和采樣開關；
2.根據權利要求1所述的高、低邊高壓采樣接口電路，其特征在于，所述LDO電路外接電源Vdd，所述LDO電路接地，所述LDO電路連接有Lside開關，所述LDO電路提供輸出電壓VIdo，所述輸出電壓為2V，所述Lside開關的PN結反偏，所述Lside開關為MP1_HV高壓PMOS器件。
3.根據權利要求2所述的高、低邊高壓采樣接口電路，其特征在于，所述高壓比較器電路包括高壓PMOS器件MP3_HV、低壓PMOS器件MP3、低壓PMOS器件MP4、低壓NMOS器件MN6和低壓NMOS器件MN7；所述高壓PMOS器件MP3_HV的源極分別連接有高壓PMOS器件MP2_HV的源極、電阻R4和電阻R5；所述高壓PMOS器件MP3_HV的柵極連接有高壓PMOS器件MP2_HV的柵極和漏極；所述高壓PMOS器件MP3_HV的漏極連接有低壓PMOS器件MP3的漏極；所述低壓PMOS器件MP3的襯底分別與LDO電路的輸出端、低壓PMOS器件MP4的源極相連接；所述低
4.根據權利要求3所述的高、低邊高壓采樣接口電路，其特征在于，所述非交疊時鐘電路的HV_vs端與高壓PMOS器件MP1_HV的源極相連接；所述非交疊時鐘電路Clk端與采樣開關的Clk端相連接；所述非交疊時鐘電路的Clkb端與采樣開關的Clkb端相連接；所述非交疊時鐘電路的Hv_gnd端連接有高壓NMOS器件MN2_HV的漏極。
5.根據權利要求4所述的高、低邊高壓采樣接口電路，其特征在于，所述采樣開關連接有外接電源VIN+，所述采樣開關的另一段連接有采樣電容。
6.根據權利要求5所述的高、低邊高壓采樣接口電路，其特征在于，所述Hv_vs端識別高壓側采樣，產生高電平電壓；所述Hv_gnd端識別低壓側采樣，產生低電平電壓，所述高電平電壓和低電平電壓用于控制隔離型器件的N型和P型阱區電位；所述外接電源VIN+接芯片外部的VBUS電壓，當系統處于Hside模式時，從高壓輸入消耗20μA電流。
7.根據權利要求6所述的高、低邊高壓采樣接口電路，其特征在于，所述MN1、MN2、MN3、MN4、MN5、MN6、MN7為常規低壓NMOS器件，MP1、MP2、MP3、MP4為常規低壓PMOS器件，MP1_HV、MP2_HV、MP3_HV為高壓PMOS器件，MN1_HV、MN2_HV、MN3_HV為高壓NMOS器件。
8.根據權利要求7所述的高、低邊高壓采樣接口電路，其特征在于，當系統工作在Lside模式時，VIN-的電位為零，VIN+的電位比VIN-高幾十到幾百毫伏，此時比較器輸出Vout為高電平，MN3_HV器件開啟，V3節點電壓為低電平，MP1_HV器件開啟，將Vldo電壓傳輸到HV_vs節點，此時Hv_gnd電位接近零伏；
9.根據權利要求8所述的高、低邊高壓采樣接口電路，其特征在于，傳輸門電路的一個輸入端接外部VBUS電壓，輸出端接采樣電容，非交疊時鐘發生器的輸出clk和clkb接傳輸門電路的柵極，DPW接Hv_gnd電位，NBL_ISO接Hv_vs電位，SUB接gnd電位。
10.根據權利要求9所述的高、低邊高壓采樣接口電路，其特征在于，LDO電路提供輸出電壓；高壓比較器電路選擇打開Hside或者Lside開關，為傳輸門的阱區選擇偏置電位；非交疊時鐘電路產生時鐘信號，高電平為Hv_vs，低電平為Hv_gnd；采樣開關是傳輸門電路結構，傳輸門電路是由NMOS和PMOS管并聯形成的，傳輸高電平或者傳輸低電平，進行信號采樣。
...【技術特征摘要】
1.一種高、低邊高壓采樣接口電路，其特征在于，包括：ldo電路、高壓比較器電路、非交疊時鐘電路和采樣開關；
2.根據權利要求1所述的高、低邊高壓采樣接口電路，其特征在于，所述ldo電路外接電源vdd，所述ldo電路接地，所述ldo電路連接有lside開關，所述ldo電路提供輸出電壓vido，所述輸出電壓為2v，所述lside開關的pn結反偏，所述lside開關為mp1_hv高壓pmos器件。
3.根據權利要求2所述的高、低邊高壓采樣接口電路，其特征在于，所述高壓比較器電路包括高壓pmos器件mp3_hv、低壓pmos器件mp3、低壓pmos器件mp4、低壓nmos器件mn6和低壓nmos器件mn7；所述高壓pmos器件mp3_hv的源極分別連接有高壓pmos器件mp2_hv的源極、電阻r4和電阻r5；所述高壓pmos器件mp3_hv的柵極連接有高壓pmos器件mp2_hv的柵極和漏極；所述高壓pmos器件mp3_hv的漏極連接有低壓pmos器件mp3的漏極；所述低壓pmos器件mp3的襯底分別與ldo電路的輸出端、低壓pmos器件mp4的源極相連接；所述低壓pmos器件mp3的柵極連接有低壓pmos器件mp1的漏極和柵極、低壓nmos器件mn1的漏極；所述低壓pmos器件mp3的漏極與低壓nmos器件mn6的漏極和柵極相連接；所述低壓pmos器件mp4的源極與ldo電路的輸出端相連接，所述低壓pmos器件mp4的柵極分別連接有低壓pmos器件mp2的漏極和柵極、低壓nmos器件mn2的漏極；所述低壓pmos器件mp4的漏極與低壓nmos器件mn7的漏極相連接，且所述低壓pmos器件mp4的漏極輸出電壓vout；所述低壓nmos器件mn6的源極分別與低壓nmos器件mn7的源極、低壓nmos器件mn1的源極、低壓nmos器件mn2的源極、低壓nmos器件mn3的的源極、低壓nmos器件mn4的源極、低壓nmos器件mn5的源極相連接，且所述低壓nmos器件mn6的源極接地；所述低壓nmos器件mn6的柵極與低壓nmos器件mn7的源極相連接。
4.根據權利要求3所述的高、低邊高壓采樣接口電路，其特征在于，所述非交疊時鐘電路的hv_vs端與高壓pmos器件mp1_hv的源極相連接；所述非交疊時鐘電路...
【專利技術屬性】
技術研發人員：王文杰，
申請(專利權)人：上海申矽凌微電子科技股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。