【技術實現步驟摘要】
本專利技術涉及電壓轉換，尤其涉及一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路。
技術介紹
1、邏輯電平標準是指在數字電路中，判斷高電平和低電平的參考電壓；邏輯電平標準有多種，其中1.8v邏輯電平標準是一種常見的標準。1.8v邏輯電平標準是指，在數字電路中，高電平的電壓值為1.8v，低電平的電壓值為0v。在數字電路中，高電平表示邏輯上的1，低電平表示邏輯上的0；邏輯電平標準通常用于低壓差動邏輯電路中，比如微處理器和fpga等。
2、如圖5所示，傳統的電壓轉換電路通過控制電源電壓lvdd實現電平轉換；mp1和mp2為厚柵高壓管，mp2、mn2、mp3為低壓管，其vgd和vgs均能承壓5v，lvdd為一個較低的電壓，在3.6v左右，gnd為0，vin是0-40v之間的電壓；通過控制mp3的尺寸，可以控制vin翻轉的閾值；但是由于mn1為厚柵高壓管，閾值電壓較大，一般在2v以上，導致高電平識別電壓最小在2v以上，無法實現把1.8v識別為高電平，也無法將1.8v的電壓轉換為電壓為3.6v的高電平。高壓電路中，邏輯控制輸入的vih通常較高，一般在2v以上甚至更高，邏輯電平標準的選擇對于數字電路的正常工作至關重要，如果電平標準設置不準確，就可能導致信號的誤判和數據傳輸的錯誤，從而影響電路的正常工作狀態。
技術實現思路
1、專利技術目的：為了克服現有技術中存在的不足，本專利技術提供一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，能將高電壓域的電壓轉換成低電壓域的電壓，并且能夠
2、技術方案：為實現上述目的，本專利技術的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，包括mn2晶體管、mn3晶體管、mp2晶體管、mp3晶體管和電壓控制模塊；所述mp2晶體管的漏極和mn2晶體管的漏極均電性連接mp3晶體管的柵極和mn3晶體管的柵極；所述mp3晶體管的漏極和mn3晶體管的漏極均電性連接vout端；所述電壓控制模塊的輸入端電性連接vin端，所述電壓控制模塊的輸出端電性連接mp2晶體管和mn2晶體管的柵極，并通過r1電阻接地；所述電壓控制模塊的輸出端輸出的電壓控制mp2晶體管或mn2晶體管導通，使vin端輸入的高電壓域轉換為低電壓域。
3、進一步的，所述mp2晶體管和mn2晶體管組成的反相器的閾值電壓為1.8v。
4、進一步的，所述電壓控制模塊包括mn1晶體管；所述mn1晶體管的漏極電性連接vin端，mn1晶體管的柵極輸入參考電壓vref，mn1晶體管的源極電性連接電性連接mp2晶體管的柵極、mn2晶體管的柵極和r1電阻的一端，r1電阻另一端接地。
5、進一步的，所述mn1晶體管的閾值電壓vgs為2v，所述mn1晶體管的柵極輸入參考電壓vref為5v。
6、進一步的，當vin端的輸入電壓0v≤vin1<3v時，mn1晶體管導通，電壓va＝vin1；當0v≤va<1.8v時，vout端的輸出為低電平；當1.8≤va<3v時，vout端的輸出為高電平；當vin端的輸入電壓vin1≥3v時，mn1晶體管和r1電阻構成源跟隨器，使va＝vref-vgs＝3v，vout端的輸出為高電平。
7、進一步的，所述電壓控制模塊包括mn4晶體管和mp1晶體管；所述mn4晶體管的漏極電性連接vin端，所述mn4晶體管的源極電性連接mp1晶體管的漏極，且mp1晶體管的柵極接地；所述mp1晶體管的源極電性連接mp2晶體管的柵極、mn2晶體管的柵極和r1電阻的一端，r1電阻的另一端接地。
8、進一步的，所述mn4晶體管的閾值電壓vgs1為2v，所述mn4晶體管的柵極輸入參考電壓vref1為5v，所述mp1晶體管閾值電壓為1v。
9、進一步的，當vin端的輸入電壓vin1<3v時，mn4晶體管導通，mn4晶體管的源極輸出電壓va1＝vin1；當va1<1v時，mp1晶體管截止，導致mp1晶體管的源極輸出電壓vb＝0v，vout端的輸出為低電平；當1v≤va1<3v時，mp1晶體管導通，導致vb＝va1，此時當1v≤vb<1.8v時，vout端的輸出為低電平，當1.8v≤vb<3v時，vout端的輸出為高電平；當vin端的輸入電壓vin1≥3v時，mn4晶體管為源跟隨器，va1＝vref1-vgs1＝3v，mp1晶體管導通，vb＝va1＝3v，vout端的輸出為高電平。
10、有益效果：本專利技術的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，設置電壓控制模塊、mn2晶體管、mn3晶體管、mp2晶體管和mp3晶體管的電性連接，實現了將高電壓域轉換為低電壓域，可以應用在高壓電路中兼容1.8v邏輯控制；能將0～40v或-20v～20v的高電壓域的電壓轉換成0～3.6v的低電壓域的電壓，拓展結構能夠實現負壓到正壓的轉換，使后續數字電路不需要再采用高電源電壓，采用低壓管即可，有效地提高了電路運行的速度；能夠正確的識別1.8v為高電平，實現了1.8v邏輯功能的兼容，從而允許與具有較低電壓邏輯的i/o軌道的處理器接口；可以兼容1.8v邏輯電平標準，適用于更多的應用場景；消除了對外部翻譯器的需要，節省了空間和成本。
本文檔來自技高網...【技術保護點】
1.一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：包括MN2晶體管(2)、MN3晶體管(4)、MP2晶體管(3)、MP3晶體管(5)和電壓控制模塊(1)；所述MP2晶體管(2)的漏極和MN2晶體管(3)的漏極均電性連接MP3晶體管(4)的柵極和MN3晶體管(5)的柵極；所述MP3晶體管(4)的漏極和MN3晶體管(5)的漏極均電性連接VOUT端；所述電壓控制模塊(1)的輸入端電性連接VIN端，所述電壓控制模塊(1)的輸出端電性連接MP2晶體管(2)和MN2晶體管(3)的柵極，并通過R1電阻接地；所述電壓控制模塊(1)的輸出端輸出的電壓控制MP2晶體管(2)或MN2晶體管(3)導通，使VIN端輸入的高電壓域轉換為低電壓域。
2.根據權利要求1所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：所述MP2晶體管(2)和MN2晶體管(3)組成的反相器的閾值電壓為1.8V。
3.根據權利要求2所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：所述電壓控制模塊(1)包括MN1晶體管(6)；所述MN1晶體管(6)的
4.根據權利要求3所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：所述MN1晶體管(6)的閾值電壓VGS為2V，所述MN1晶體管(6)的柵極輸入參考電壓VREF為5V。
5.根據權利要求4所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：當VIN端的輸入電壓0V≤VIN1<3V時，MN1晶體管(6)導通，電壓VA＝VIN1；當0V≤VA<1.8V時，VOUT端的輸出為低電平；當1.8≤VA<3V時，VOUT端的輸出為高電平；當VIN端的輸入電壓VIN1≥3V時，MN1晶體管(6)和R1電阻構成源跟隨器，使VA＝VREF-VGS＝3V，VOUT端的輸出為高電平。
6.根據權利要求2所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：所述電壓控制模塊(1)包括MN4晶體管(8)和MP1晶體管(7)；所述MN4晶體管(8)的漏極電性連接VIN端，所述MN4晶體管(8)的源極電性連接MP1晶體管(7)的漏極，且MP1晶體管(7)的柵極接地；所述MP1晶體管(7)的源極電性連接MP2晶體管(2)的柵極、MN2晶體管(3)的柵極和R1電阻的一端，R1電阻的另一端接地。
7.根據權利要求6所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：所述MN4晶體管(8)的閾值電壓VGS1為2V，所述MN4晶體管(8)的柵極輸入參考電壓VREF1為5V，所述MP1晶體管(7)閾值電壓為1V。
8.根據權利要求7所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：當VIN端的輸入電壓VIN1<3V時，MN4晶體管(8)導通，MN4晶體管(8)的源極輸出電壓VA1＝VIN1；當VA1<1V時，MP1晶體管(7)截止，導致MP1晶體管(7)的源極輸出電壓VB＝0V，VOUT端的輸出為低電平；當1V≤VA1<3V時，MP1晶體管(7)導通，導致VB＝VA1，此時當1V≤VB<1.8V時，VOUT端的輸出為低電平，當1.8V≤VB<3V時，VOUT端的輸出為高電平；當VIN端的輸入電壓VIN1≥3V時，MN4晶體管(8)為源跟隨器，VA1＝VREF1-VGS1＝3V，MP1晶體管(7)導通，VB＝VA1＝3V，VOUT端的輸出為高電平。
...【技術特征摘要】
1.一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：包括mn2晶體管(2)、mn3晶體管(4)、mp2晶體管(3)、mp3晶體管(5)和電壓控制模塊(1)；所述mp2晶體管(2)的漏極和mn2晶體管(3)的漏極均電性連接mp3晶體管(4)的柵極和mn3晶體管(5)的柵極；所述mp3晶體管(4)的漏極和mn3晶體管(5)的漏極均電性連接vout端；所述電壓控制模塊(1)的輸入端電性連接vin端，所述電壓控制模塊(1)的輸出端電性連接mp2晶體管(2)和mn2晶體管(3)的柵極，并通過r1電阻接地；所述電壓控制模塊(1)的輸出端輸出的電壓控制mp2晶體管(2)或mn2晶體管(3)導通，使vin端輸入的高電壓域轉換為低電壓域。
2.根據權利要求1所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：所述mp2晶體管(2)和mn2晶體管(3)組成的反相器的閾值電壓為1.8v。
3.根據權利要求2所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：所述電壓控制模塊(1)包括mn1晶體管(6)；所述mn1晶體管(6)的漏極電性連接vin端，mn1晶體管(6)的柵極輸入參考電壓vref，mn1晶體管(6)的源極電性連接電性連接mp2晶體管(2)的柵極、mn2晶體管(3)的柵極和r1電阻的一端，r1電阻另一端接地。
4.根據權利要求3所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：所述mn1晶體管(6)的閾值電壓vgs為2v，所述mn1晶體管(6)的柵極輸入參考電壓vref為5v。
5.根據權利要求4所述的一種應用于高壓電路中兼容標準邏輯電平的電壓轉換電路，其特征在于：當vin端的輸入電壓0v≤vin1<3v時，mn1晶體管(6)導通，電壓va＝vin1；當0v≤va<1.8...
【專利技術屬性】
技術研發人員：胡偉波，邵天宇，趙建偉，
申請(專利權)人：江蘇谷泰微電子有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。