【技術實現步驟摘要】
本專利技術屬于電子器件，涉及一種低雜散電感igbt模塊芯片的布局結構及制作方法。
技術介紹
1、目前大功率igbt器件普遍采用多芯片并聯方法提高其功率等級。現有技術中并聯功率半導體芯片由于控制回路長度不同，且控制回路和功率回路有重疊，導致并聯芯片間開關不同步或電流不均衡，由于igbt器件內部并聯芯片的均流效果會對器件的性能產生較大影響，并聯芯片間電流分布不均將導致芯片功耗不同，內部溫度分布存在差異，長時間尺度下薄弱環節凸顯，縮短器件整體使用壽命。
2、傳統高壓大功率器件芯片布局結構如圖1所示。第一芯片1-1、第二芯片1-2、第三芯片1-3、第四芯片1-4為功率igbt芯片，第五芯片2-1、第六芯片2-2為frd芯片，4個igbt芯片和2個frd芯片反并聯連接在dbc基板10上。igbt芯片的集電極和frd芯片陰極連接于基板(10)銅層3上；igbt芯片發射極和frd芯片陽極通過第十一鍵合線9-1、第十二鍵合線9-2、第十三鍵合線9-3、第十四鍵合線9-4、第十五鍵合線9-5、第十六鍵合線9-6連接于第六銅層4上；信號端子g連接在第三銅層5上，并通過第五鍵合線7-1和第六銅層7,以及第六鍵合線8-1、第七鍵合線8-2、第八鍵合線8-3、第九鍵合線8-4分別與4個igbt芯片柵極連接。輔助發射極端子連接在第四銅層6上，通過第十鍵合線6-1和第六銅層4，以及第十一鍵合線9-1、第十二鍵合線9-2、第十三鍵合線9-3、第十四鍵合線9-4分別igbt芯片發射極連接，組成控制回路。主功率端子c和主功率端子e分別連接在第一銅層3和
3、并聯芯片回路長度不同導致寄生參數的差異，如圖1中回路a和回路b分別為芯片1-1和芯片1-2的控制回路，驅動發射極到芯片發射極雜散電感lee(圖1中回路a由于路徑不同，雜散電感也會不同。由于經過功率回路，而實際應用中功率回路電流變化率dic/dt非常大，雜散電感的差異將導致芯片間電流的差異。通過仿真得出，芯片1-1和芯片1-4間寄生電感相差約6.6nh，高壓大功率器件dic/dt非常大，如6500v600a模塊開通時刻電流變化率約為1000a/ìs，導致芯片1-1和芯片1-4間驅動電壓相差約6.6v，造成芯片間開關的不同步和電流的不均衡。
技術實現思路
1、本專利技術的目的在于克服上述現有技術的缺點，提出一種低雜散電感igbt模塊芯片的布局結構及制作方法。
2、為了實現上述目的，本專利技術采用了如下技術方案：
3、一種低雜散電感igbt模塊芯片的布局結構，包括基板，所述基板上左右對稱設置有多個芯片，所述芯片包括igbt芯片和frd芯片，所述基板上還設置有第一銅層、第二銅層、第五銅層；所述第一銅層與igbt芯片的集電極、frd芯片的陰極相連接；所述第二銅層與基板左側的芯片的發射極和陽極相連接，所述第五銅層與基板右側的芯片的發射極和陽極相連接；
4、所述基板的中心位置設置有端子連接部，所述端子連接部包括與驅動信號端子相連接的第三銅層、與輔助發射極端子相連接的第四銅層，所述第三銅層與每個芯片的驅動信號端子相連接的回路的長度相等，所述第四銅層與輔助發射極端子相連接的回路的長度相等；
5、所述第一銅層設置于基板左側最下方的芯片和的基板右側最下方芯片之間；
6、所述第二銅層設置于左側芯片的外側，所述第二銅層與基板左側的芯片的發射極或陽極相連接；所述第五銅層設置于右側芯片的外側，所述第五銅層與基板右側的芯片的發射極或陽極相連接。
7、進一步地，所述第三銅層設置于端子連接部的中心位置，所述第三銅層的外側環繞設置有第四銅層。
8、進一步地，所述第三銅層和第四銅層的區域設置為兩個相對的“e”形，所述第三銅層和第四銅層相互嵌合。
9、進一步地，所述第二銅層上設置有第一發射極焊接位，所述第五銅層上設置有第二發射極焊接位，所述第一銅層上設置有集電極焊接位。
10、進一步地，所述芯片為硅芯片、碳化硅芯片或氮化鎵芯片。
11、進一步地，所述基板的兩個上角處設置有凹口。
12、進一步地，所述基板上的igbt芯片與frd芯片的數量比為：(1～2):1。
13、本專利技術還提供了一種低雜散電感igbt模塊芯片的布局結構的制作方法，包括以下步驟：
14、步驟一：在基板上設置第一銅層、第三銅層、第四銅層、第二銅層、第五銅層；
15、步驟二：在第二銅層的內側設置多個第一igbt芯片和若干第一frd芯片，在第五銅層的內側設置多個第二igbt芯片和若干第二frd芯片；
16、步驟三：將每個第一igbt芯片的發射極與第二銅層通過第一鍵合線相連接，將每個第一frd芯片的陽極與第二銅層通過第二鍵合線相連接；將每個第二igbt芯片的發射極與第二銅層通過第一鍵合線相連接，將每個第二frd芯片的陽極與第二銅層通過第二鍵合線相連接；
17、將第三銅層與每個第一igbt芯片和每個第二igbt芯片的柵極通過第三鍵合線相連接，將第四銅層與igbt芯片的發射極通過第四鍵合線相連接。
18、進一步地，所述第一鍵合線、第二鍵合線、第三鍵合線、第四鍵合線為鋁線、鋁帶、銅線、銅帶、鋁包銅線中的其中一種。
19、與現有技術相比，本專利技術具有以下有益效果：
20、第一，本專利技術提出的一種igbt模塊的芯片布局結構,將驅動信號端子放置在dbc基板中間位置，與4個并聯igbt芯片柵極距離相同，且通過鍵合線與芯片柵極直接連接。
21、第二，輔助發射極端子連接的銅層包圍驅動信號端子連接的銅層，且與芯片發射極直接連接，不僅減小驅動回路路徑，使并聯igbt芯片驅動回路路徑相同，且避免了驅動回路路徑與功率回路路徑的重疊，降低了并聯igbt芯片間驅動電壓的差異，減小了芯片間的電流差異率，芯片均流性能得到提升，有利于芯片的長期穩定運行。
本文檔來自技高網...【技術保護點】
1.一種低雜散電感IGBT模塊芯片的布局結構，其特征在于，包括基板(10)，所述基板(10)上左右對稱設置有多個芯片，所述芯片包括IGBT芯片和FRD芯片，所述基板(10)上還設置有第一銅層(3)、第二銅層(4-1)、第五銅層(4-2)；所述第一銅層(3)與IGBT芯片的集電極、FRD芯片的陰極相連接；所述第二銅層(4-1)與基板(10)左側的芯片的發射極和陽極相連接，所述第五銅層(4-2)與基板(10)右側的芯片的發射極和陽極相連接；
2.根據權利要求1所述的一種低雜散電感IGBT模塊芯片的布局結構，其特征在于，所述第三銅層(5)設置于端子連接部的中心位置，所述第三銅層(5)的外側環繞設置有第四銅層(6)。
3.根據權利要求1所述的一種低雜散電感IGBT模塊芯片的布局結構，其特征在于，所述第三銅層(5)和第四銅層(6)的區域設置為兩個相對的“E”形，所述第三銅層(5)和第四銅層(6)相互嵌合。
4.根據權利要求1所述的一種低雜散電感IGBT模塊芯片的布局結構，其特征在于，所述第二銅層(4-1)上設置有第一發射極焊接位(14-2)，所述第五銅層
5.根據權利要求1所述的一種低雜散電感IGBT模塊芯片的布局結構，其特征在于，所述芯片為硅芯片、碳化硅芯片或氮化鎵芯片。
6.根據權利要求1所述的一種低雜散電感IGBT模塊芯片的布局結構，其特征在于，所述基板(10)的兩個上角處設置有凹口。
7.根據權利要求1所述的一種低雜散電感IGBT模塊芯片的布局結構，其特征在于，所述基板(10)上的IGBT芯片與FRD芯片的數量比為(1～2):1。
8.一種如權利要求1～7所述的一種低雜散電感IGBT模塊芯片的制作方法，其特征在于，包括以下步驟：
9.根據權利要求8所述的一種低雜散電感IGBT模塊芯片的制作方法，其特征在于，所述第一鍵合線(16)、第二鍵合線(11)、第三鍵合線(12)、第四鍵合線(13)均為鋁線、鋁帶、銅線、銅帶、鋁包銅線中的其中一種。
...【技術特征摘要】
1.一種低雜散電感igbt模塊芯片的布局結構，其特征在于，包括基板(10)，所述基板(10)上左右對稱設置有多個芯片，所述芯片包括igbt芯片和frd芯片，所述基板(10)上還設置有第一銅層(3)、第二銅層(4-1)、第五銅層(4-2)；所述第一銅層(3)與igbt芯片的集電極、frd芯片的陰極相連接；所述第二銅層(4-1)與基板(10)左側的芯片的發射極和陽極相連接，所述第五銅層(4-2)與基板(10)右側的芯片的發射極和陽極相連接；
2.根據權利要求1所述的一種低雜散電感igbt模塊芯片的布局結構，其特征在于，所述第三銅層(5)設置于端子連接部的中心位置，所述第三銅層(5)的外側環繞設置有第四銅層(6)。
3.根據權利要求1所述的一種低雜散電感igbt模塊芯片的布局結構，其特征在于，所述第三銅層(5)和第四銅層(6)的區域設置為兩個相對的“e”形，所述第三銅層(5)和第四銅層(6)相互嵌合。
4.根據權利要求1所述的一種低雜散電感igbt模塊芯片的布局結構，其特征在于，所述第...
【專利技術屬性】
技術研發人員：荊海燕，劉艷宏，王曉麗，邢毅，
申請(專利權)人：西安中車永電電氣有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。