【技術實現步驟摘要】
本專利技術屬于半導體芯片封裝，具體涉及一種改善釋放層耐化性的封裝結構及封裝方法。
技術介紹
1、在半導體芯片貼裝在重布線層上并塑封形成重組晶圓后，通常還需要通過釋放層經解鍵合工藝，將臨時載片移除。重布線層制備工藝中的化學試劑，如顯影液、電鍍液、去膠液、刻蝕液等，會不同程度的腐蝕釋放層，這使得釋放層的耐化性需要足夠高才可以完成后續(xù)工藝的進行。由于釋放層的耐化性不足，在重布線制備工藝中，釋放層會發(fā)生被腐蝕或溶解于化學試劑的現象，導致重布線存在重大缺陷，如導致重布線工藝無法進行或重布線層剝落等異常，最終使得封裝體的形成無法完成。
技術實現思路
1、為解決現有技術中存在的技術問題，本專利技術的目的在于提供一種改善釋放層耐化性的封裝結構及封裝方法。
2、為實現上述目的，達到上述技術效果，本專利技術采用的技術方案為：
3、一種改善釋放層耐化性的封裝方法，包括以下步驟：
4、步驟一：在臨時載片上制備釋放層；
5、步驟二：將臨時載片邊緣的釋放層移除，使臨時載片邊緣留出釋放層空白區(qū)域，釋放層空白區(qū)域無釋放層殘留，且釋放層空白區(qū)域在晶圓無效區(qū)域范圍內；
6、步驟三：在釋放層上制備鈍化層，所述鈍化層覆蓋釋放層和釋放層空白區(qū)域，釋放層完全與空氣隔絕；
7、步驟四：在鈍化層上構建重布線層；
8、步驟五：將集成電路晶粒安置在重布線層上并進行塑封，形成重組晶圓；
9、步驟六：對重組晶圓進行環(huán)切，切除臨時載片邊緣的封裝
10、步驟七：將臨時載片剝離。
11、進一步的，步驟一中，所述釋放層的厚度不小于0.3μm。
12、進一步的，步驟二中，通過洗邊工藝，將臨時載片邊緣的釋放層移除。
13、進一步的，步驟二中，所述釋放層空白區(qū)域的寬度小于晶圓無效區(qū)域，精度控制在洗邊寬度的10％。
14、進一步的，步驟四中，所述釋放層的厚度小于重布線層的厚度，ttv小于釋放層厚度的5％。
15、進一步的，步驟五中，所述集成電路晶粒包括集成電路晶粒ⅰ、集成電路晶粒ⅱ、集成電路晶粒ⅲ，所述集成電路晶粒ⅰ、集成電路晶粒ⅱ、集成電路晶粒ⅲ分別通過連接結構安置在重布線層上，使用底部填充材料將連接結構間隙處完全填充，使用封裝膠材料將整個集成電路晶粒包覆起來，形成重組晶圓。
16、進一步的，步驟六中，環(huán)切寬度不小于釋放層洗邊寬度。
17、進一步的，步驟七中，進行解鍵合工藝，將釋放層和臨時載片解離，所述解鍵合工藝的方法包括熱分解、激光照射、機械解鍵合、化學溶解等，由釋放層的材料類型決定。
18、本專利技術還公開了如上所述的一種改善釋放層耐化性的封裝方法制備得到的封裝結構。
19、進一步的，所述封裝結構包括釋放層、鈍化層、重布線層和集成電路晶粒，所述釋放層設置于鈍化層下方，所述重布線層設置于鈍化層上方，所述集成電路晶粒通過連接結構安置在重布線層上，連接結構間隙處通過底部填充材料進行填充，集成電路晶粒包裹在封裝膠材料內。
20、與現有技術相比，本專利技術的有益效果為：
21、本專利技術公開了一種改善釋放層耐化性的封裝結構及封裝方法，通過鈍化層覆蓋釋放層和釋放層空白區(qū)域，使釋放層與外界隔絕，進而避免了釋放層與化學試劑接觸的可能性，避免釋放層被腐蝕或溶解等，顯著提高了釋放層的耐化性，有效保證了重布線層的完整性，有效保證了封裝體的完成，解決了因釋放層耐化性不足而造成重布線層不完整的缺陷。
本文檔來自技高網...【技術保護點】
1.一種改善釋放層耐化性的封裝方法，其特征在于，包括以下步驟：
2.根據權利要求1所述的一種改善釋放層耐化性的封裝方法，其特征在于，步驟一中，所述釋放層的厚度不小于0.3μm。
3.根據權利要求1所述的一種改善釋放層耐化性的封裝方法，其特征在于，步驟二中，通過洗邊工藝，將臨時載片邊緣的釋放層移除。
4.根據權利要求1所述的一種改善釋放層耐化性的封裝方法，其特征在于，步驟二中，所述釋放層空白區(qū)域的寬度小于晶圓無效區(qū)域，精度控制在洗邊寬度的10％。
5.根據權利要求1所述的一種改善釋放層耐化性的封裝方法，其特征在于，步驟四中，所述釋放層的厚度小于重布線層的厚度，TTV小于釋放層厚度的5％。
6.根據權利要求1所述的一種改善釋放層耐化性的封裝方法，其特征在于，步驟五中，所述集成電路晶粒包括集成電路晶粒Ⅰ、集成電路晶粒Ⅱ、集成電路晶粒Ⅲ，所述集成電路晶粒Ⅰ、集成電路晶粒Ⅱ、集成電路晶粒Ⅲ分別通過連接結構安置在重布線層上，使用底部填充材料將連接結構間隙處完全填充，使用封裝膠材料將整個集成電路晶粒包覆起來，形成重組晶圓。
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。