【技術實現步驟摘要】
本公開屬于微機電，具體涉及一種半導體器件及其制備方法、電子設備。
技術介紹
1、半導體器件的開態電阻是一個非常重要的參數，它影響著半導體器件的插損、線性度、響應時間等性能，研究如何降低半導體器件的開態電阻是非常必要的。開態電阻的主要來源是正載流子區與負載流子區的串聯電阻，其中正載流子區與負載流子區的串聯電阻受到有源層厚度、溝道寬度、加工精度造成的偏置電壓(cd?bias)、注入的有效載流子濃度、載流子激活程度的影響，對水平結構的玻璃基低溫多晶硅(low?temperature?poly-silicon，ltps)器件來說，受限于當前面板廠設備、材料及工藝水平、有源層厚度、cd?bias等條件，載流子激活溫度是不易改變的，寬度也受到器件尺寸縮微的制約應該盡量小，盡可能增加載流子注入濃度成為降低電阻的有效手段，一般來說，盡可能增大最大注入劑量可以保證載流子注入濃度，但是不同于硅基器件的體結構，對玻璃基器件來說注入劑量的增加并不代表著一定可以提高載流子有效注入水平，過高的劑量會引起ltps材料的非晶化損傷，電阻反而會增加，并且還會增加ltps及介質層的缺陷態密度，進一步損傷器件電學特性。如何在現有注入設備及工藝水平下提高載流子注入濃度，減小正載流子區與負載流子區的串聯電阻成為面板廠面臨的切實問題。
技術實現思路
1、本專利技術旨在至少解決現有技術中存在的技術問題之一，提供一種半導體器件，包括基底，以及依次疊層設置在所述基底上的半導體層、第一層間絕緣層和連接電極層；
2、所述半
3、其中，所述第一層間絕緣層位于第一區域的部分的厚度，大于位于第二區域的部分的厚度；所述n型半導體位于所述第一區域，所述p型半導體位于所述第二區域。
4、在一些實施例中，其中，所述第一層間絕緣層包括疊置的第一子絕緣層和第二子絕緣層；
5、所述第一子絕緣層在所述基底上的正投影，覆蓋所述第一區域和所述第二區域；
6、所述第二子絕緣層在所述基底上的正投影，覆蓋所述第一區域，且與所述第二區域無重疊。
7、在一些實施例中，其中，所述第二子絕緣層位于所述第一子絕緣層背離所述半導體層的一側，且所述第一子絕緣層和所述第二子絕緣層為一體化結構。
8、在一些實施例中，其中，所述第一子絕緣層的厚度為20-30nm。
9、在一些實施例中，其中，所述第二子絕緣層的厚度為50-60nm。
10、在一些實施例中，所述半導體器件包括射頻開關，所述半導體層還包括位于所述n型半導體和所述p型半導體之間的本征半導體。
11、在一些實施例中，所述本征半導體的至少部分位于所述第一區域。
12、在一些實施例中，所述半導體器件包括反相器，所述反相器包括并排設置的第一晶體管和第二晶體管；
13、所述n型半導體用作所述第一晶體管的有源層的源極接觸區和漏極接觸區，所述p型半導體用作所述第二晶體管的有源層的源極接觸區和漏極接觸區；
14、所述第一連接電極包括第一晶體管的源極和漏極，所述第二連接電極包括所述第二晶體管的源極和漏極。
15、在一些實施例中，所述半導體器件還包括設置在所述第一層間絕緣層和所述連接電極層之間的第二層間絕緣層；所述第二層間絕緣層在所述基底上的正投影覆蓋所述第一區域和所述第二區域。
16、在一些實施例中，所述第二層間絕緣層的厚度為40-50nm。
17、在一些實施例中，所述半導體器件還包括設置在所述基底和所述半導體層之間的緩沖層。
18、第二方面，本公開提供了一種上述的半導體器件的制備方法，包括：
19、提供一基底，所述基底至少包括第一區域和第二區域；
20、在所述基底上依次形成半導體層、第一層間絕緣層和連接電極層；所述半導體層包括并排設置的n型半導體和p型半導體；所述連接電極層包括第一連接電極和第二連接電極，所述第一連接電極通過貫穿所述第一層間絕緣層的第一通孔與所述n型半導體連接，所述第二連接電極通過貫穿所述第二層間絕緣層的第二通孔與所述p型半導體連接；
21、其中，所述第一層間絕緣層位于第一區域的部分的厚度，大于位于第二區域的部分的厚度；所述n型半導體位于所述第一區域，所述p型半導體位于所述第二區域。
22、在一些實施例中，還包括形成第二層間絕緣層；所述第二層間絕緣層位于所述第一層間絕緣層和所述連接電極層之間，且所述第二層間絕緣層在所述基底上的正投影覆蓋所述第一區域和所述第二區域。
23、在一些實施例中，還包括形成緩沖層；所述緩沖層位于所述基底和所述半導體層之間。
24、第三方面，本公開還提供了一種電子設備，包括上述任一項所述的半導體器件。
本文檔來自技高網...【技術保護點】
1.一種半導體器件，包括基底，以及依次疊層設置在所述基底上的半導體層、第一層間絕緣層和連接電極層；
2.根據權利要求1所述的半導體器件，其中，所述第一層間絕緣層包括疊置的第一子絕緣層和第二子絕緣層；
3.根據權利要求2所述的半導體器件，其中，所述第二子絕緣層位于所述第一子絕緣層背離所述半導體層的一側，且所述第一子絕緣層和所述第二子絕緣層為一體化結構。
4.根據權利要求2所述的半導體器件，其中，所述第一子絕緣層的厚度為20-30nm。
5.根據權利要求2所述的半導體器件，其中，所述第二子絕緣層的厚度為50-60nm。
6.根據權利要求1-5中任一項所述的半導體器件，其中，所述半導體器件包括射頻開關，所述半導體層還包括位于所述N型半導體和所述P型半導體之間的本征半導體。
7.根據權利要求6所述的半導體器件，其中，所述本征半導體的至少部分位于所述第一區域。
8.根據權利要求1-5中任一項所述的半導體器件，其中，所述半導體器件包括反相器，所述反相器包括并排設置的第一晶體管和第二晶體管；
9.根
10.根據權利要求9所述的半導體器件，其中，所述第二層間絕緣層的厚度為40-50nm。
11.根據權利要求1所述的半導體器件，其中，所述半導體器件還包括設置在所述基底和所述半導體層之間的緩沖層。
12.一種如權利要求1-11中任一項所述的半導體器件的制備方法，包括：
13.根據權利要求12所述的制備方法，其中，還包括形成第二層間絕緣層；所述第二層間絕緣層位于所述第一層間絕緣層和所述連接電極層之間，且所述第二層間絕緣層在所述基底上的正投影覆蓋所述第一區域和所述第二區域。
14.根據權利要求12所述的制備方法，其中，還包括形成緩沖層；所述緩沖層位于所述基底和所述半導體層之間。
15.一種電子設備，包括如權利要求1-11中任一項所述的半導體器件。
...【技術特征摘要】
1.一種半導體器件，包括基底，以及依次疊層設置在所述基底上的半導體層、第一層間絕緣層和連接電極層；
2.根據權利要求1所述的半導體器件，其中，所述第一層間絕緣層包括疊置的第一子絕緣層和第二子絕緣層；
3.根據權利要求2所述的半導體器件，其中，所述第二子絕緣層位于所述第一子絕緣層背離所述半導體層的一側，且所述第一子絕緣層和所述第二子絕緣層為一體化結構。
4.根據權利要求2所述的半導體器件，其中，所述第一子絕緣層的厚度為20-30nm。
5.根據權利要求2所述的半導體器件，其中，所述第二子絕緣層的厚度為50-60nm。
6.根據權利要求1-5中任一項所述的半導體器件，其中，所述半導體器件包括射頻開關，所述半導體層還包括位于所述n型半導體和所述p型半導體之間的本征半導體。
7.根據權利要求6所述的半導體器件，其中，所述本征半導體的至少部分位于所述第一區域。
8.根據權利要求1-5中任一項所述的半導體器件，其中，所述半導體器件包括反相器，所述反相器包括并排設置的第...
【專利技術屬性】
技術研發人員：郭威，韓遇，李澤源，孟虎，
申請(專利權)人：北京京東方技術開發有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。