System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數(shù)名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 国产亚洲精久久久久久无码,亚洲精品自偷自拍无码,精品久久久久久无码人妻热
  • 
    <ul id="o6k0g"></ul>
    <ul id="o6k0g"></ul>

    低厚度封裝結構及其制備方法技術

    技術編號:43454892 閱讀:11 留言:0更新日期:2024-11-27 12:55
    本發(fā)明專利技術涉及半導體技術領域,公開一種低厚度封裝結構及其制備方法。低厚度封裝結構包括ASIC芯片/電容/電阻封裝結構及聲音傳感器芯片;ASIC芯片/電容/電阻封裝結構中,ASIC芯片和電容封裝于塑封層內;第一介電層位于塑封層第一表面;電阻嵌至第一介電層內并與第一介電層一側面平齊;第一線路層位于第一介電層表面;第二線路層位于塑封層第二表面;第二介電層位于第一介電層和第一線路層表面;第三線路層位于第二介電層表面;ASIC芯片/電容/電阻封裝結構沿其厚度方向開設安裝槽和貫穿安裝槽的第五孔位,聲音傳感器芯片位于安裝槽內并與ASIC芯片/電容/電阻封裝結構連接。本發(fā)明專利技術可減小封裝結構厚度,提高封裝結構緊湊性。

    【技術實現(xiàn)步驟摘要】

    本專利技術涉及封裝,具體涉及低厚度封裝結構及其制備方法


    技術介紹

    1、微機電技術(micro-electro-mechanical?systems,簡稱mems),是將微電子技術與機械工程融合到一起的一種工藝技術,它的操作范圍在微米范圍內。專用集成電路(application?specific?integrated?circuit,簡稱asic),在集成電路界被認為是一種專門目的而設計的集成電路。

    2、聲音傳感器芯片與asic芯片的封裝結構開辟了一個全新的
    與產業(yè),基于封裝結構制作的微傳感器等在人們所能接觸到的所有領域中都有著十分廣闊的應用前景。

    3、現(xiàn)有技術中,一般的傳感器模塊中的聲音傳感器芯片與asic芯片的封裝結構是直接將二者相對通過膠層貼合固定或焊接固定在pcb板上,如此,傳感器模塊在使用過程中,容易出現(xiàn)芯片密封泄露的情況,并且這種封裝方式將導致pcb的整體封裝結構厚度變厚,對于一些封裝結構厚度要求高的應用場景,現(xiàn)有技術明顯無法滿足需求。


    技術實現(xiàn)思路

    1、本專利技術的目的在于之一在于提供一種低厚度封裝結構,降低封裝結構的厚度,提高整個封裝結構的緊湊性。

    2、本專利技術的目的在于之二在于提供一種低厚度封裝結構的制備方法,利用該制備方法可降低封裝結構的厚度,提高整個封裝結構的緊湊性。

    3、為達此目的,本專利技術采用以下技術方案:

    4、一方面,提供一種低厚度封裝結構,包括asic芯片/電容/電阻封裝結構,以及聲音傳感器芯片;

    5、所述asic芯片/電容/電阻封裝結構包括:

    6、asic芯片、電容以及塑封層,所述asic芯片和所述電容封裝于所述塑封層內,且所述asic芯片的i/o接口和所述電容的一側i/o接口外露于所述塑封層的第一表面;

    7、第一介電層,所述第一介電層位于所述塑封層的第一表面,所述第一介電層開設有使所述asic芯片的i/o接口和所述電容的一側i/o接口外露的第一孔位,所述第一介電層和所述塑封層貫穿開設有第二孔位,所述塑封層開設有使所述電容的另一側i/o接口外露的第三孔位;

    8、電阻,所述電阻嵌入至所述第一介電層內,且所述電阻的一側面與所述第一介電層遠離所述塑封層的一側面平齊;

    9、第一線路層,位于所述第一介電層的表面,并分別與所述電阻、嵌入至所述第一孔位內的第一導電柱和嵌入至所述第二孔位內的第二導電柱電性連接;

    10、第二線路層,位于所述塑封層與所述第一表面相背的第二表面,并與所述第二導電柱以及嵌入至所述第三孔位內的第三導電柱電性連接;

    11、第二介電層,位于所述第一介電層和所述第一線路層表面,所述第二介電層開設有使部分所述第一線路層外露的第四孔位;

    12、第三線路層,位于所述第二介電層表面并與嵌入至所述第四孔位內的第三導電柱電性連接;

    13、所述asic芯片/電容/電阻封裝結構沿其厚度方向開設有安裝槽和貫穿所述安裝槽的第五孔位,所述聲音傳感器芯片正對所述第五孔位安裝于所述安裝槽內,并與所述asic芯片/電容/電阻封裝結構電性連接。

    14、另一方面,提供一種所述的低厚度封裝結構的制備方法,包括以下步驟:

    15、步驟一、制備asic芯片/電容/電阻封裝結構:

    16、s10、提供載板、asic芯片及電容,采用塑封層將所述asic芯片和所述電容間隔封裝于所述載板的一面,并使所述asic芯片的i/o接口以及所述電容的其中一側i/o接口朝向鄰近所述載板的一側并外露于所述塑封層的第一表面;

    17、s20、拆除所述載板,并提供電阻和第一介電層,在所述塑封層的第一面壓制所述第一介電層,并將所述電阻下壓至嵌入所述第一介電層內,并使所述電阻的一側面與所述第一介電層遠離所述塑封層的一側面平齊;

    18、s30、對所述塑封層和所述第一介電層進行開孔處理,形成使所述asic芯片的i/o接口和所述電容的一側i/o接口外露的第一孔位、貫穿所述第一介電層和所述塑封層的第二孔位以及使所述電容的另一側i/o接口外露的第三孔位,并在所述第一孔位內制作第一導電柱、在所述第二孔位內制作第二導電柱、在所述第三孔位內制作第三導電柱以及在所述第一介電層上制作與所述第一導電柱、所述第二導電柱和所述第三導電柱電性連接的第一線路層;以及同時在所述塑封層與所述第一表面相背的第二表面制作分別與所述第二導電柱和所述第三導電柱電性連接的第二線路層;

    19、s40、提供第二介電層,并將所述第二介電層壓制于所述第一線路層上,所述第二介電層包覆所述第一線路層以及外露于所述第一線路層的第一介電層;

    20、s50、對所述第二介電層進行開孔處理,形成第四孔位,并在第四孔位內制作第四導電柱以及在所述第二介電層上制作與所述第四導電柱電性連接的第三線路層;

    21、步驟二、安裝聲音傳感器芯片:

    22、s100、對所述asic芯片/電容/電阻封裝結構沿其厚度方向開槽處理,形成安裝槽;

    23、s200、在所述安裝槽內開孔處理,形成與所述安裝槽連通的第五孔位;

    24、s300、提供聲音傳感器芯片,將所述聲音傳感器芯片安裝于所述安裝槽內并與所述asic芯片/電容/電阻封裝結構電性連接。

    25、再一方面,提供一種所述的低厚度封裝結構的制備方法,包括以下步驟:

    26、步驟一、制備asic芯片/電容/電阻封裝結構:

    27、s10、提供載板、asic芯片及電容,采用塑封層將所述asic芯片和所述電容間隔封裝于所述載板的一面,并使所述asic芯片的i/o接口以及所述電容的其中一側i/o接口朝向鄰近所述載板的一側并外露于所述塑封層的第一表面;

    28、s20、拆除所述載板,并提供電阻和第一介電層,對所述第一介電層開孔處理,形成第一通孔,在所述塑封層的第一面制作所述第一介電層,將所述電阻下壓至嵌入所述第一介電層內,并使所述電阻的一側面與所述第一介電層遠離所述塑封層的一側面平齊;

    29、s30、對所述塑封層和所述第一介電層進行開孔處理,形成使所述asic芯片的i/o接口和所述電容的一側i/o接口外露的第一孔位、貫穿所述第一介電層和所述塑封層的第二孔位以及使所述電容的另一側i/o接口外露的第三孔位,并在所述第一孔位內制作第一導電柱、在所述第二孔位內制作第二導電柱、在所述第三孔位內制作第三導電柱以及在所述第一介電層上制作與所述第一導電柱、所述第二導電柱和所述第三導電柱電性連接的第一線路層;以及同時在所述塑封層與所述第一表面相背的第二表面制作分別與所述第二導電柱和所述第三導電柱電性連接的第二線路層;

    30、s40、提供第二介電層,并對所述第二介電層開孔處理,形成正對所述第一通孔的第二通孔,并使所述第二通孔的尺寸與所述第一通孔的尺寸一致,在所述第一線路層上壓制所述第二介電層,所述第二介電層包覆所述第一線路層以及外露于所述第一線路層的第一介電層,所述第本文檔來自技高網...

    【技術保護點】

    1.一種低厚度封裝結構,其特征在于,包括ASIC芯片/電容/電阻封裝結構,以及聲音傳感器芯片;

    2.根據(jù)權利要求1所述的低厚度封裝結構,其特征在于,所述安裝槽貫穿所述第二介電層,所述聲音傳感器芯片固定于所述第一介電層上,且所述聲音傳感器芯片的I/O接口朝向靠近所述塑封層的一側,所述聲音傳感器芯片的I/O接口與所述第一線路層電性連接;或,所述聲音傳感器芯片的I/O接口朝向遠離所述塑封層的一側,并通過導電線與所述第三線路層電性連接。

    3.根據(jù)權利要求1所述的低厚度封裝結構,其特征在于,所述安裝槽貫穿所述第一介電層和所述第二介電層,所述聲音傳感器芯片固定于所述塑封層的第一表面,且所述聲音傳感器芯片的I/O接口朝向遠離所述塑封層的一側,并通過導電線與所述第三線路層電性連接。

    4.根據(jù)權利要求1所述的低厚度封裝結構,其特征在于,所述安裝槽貫穿所述第一介電層和所述第二介電層并延伸至所述塑封層內,所述聲音傳感器芯片部分嵌入至所述塑封層內,且所述聲音傳感器芯片的I/O接口朝向遠離所述塑封層的一側,并通過導電線與所述第三線路層電性連接。

    5.根據(jù)權利要求1至4任一項所述的低厚度封裝結構,其特征在于,還包括金屬框架,所述金屬框架固定于所述第二介電層上,所述聲音傳感器芯片和所述第三線路層均位于所述金屬框架內。

    6.一種權利要求1-5任一項所述的低厚度封裝結構的制備方法,其特征在于,包括以下步驟:

    7.根據(jù)權利要求6所述的低厚度封裝結構的制備方法,其特征在于,所述安裝槽貫穿所述第二介電層并延伸至所述第一介電層的表面,所述第五孔位貫穿所述第一介電層和所述塑封層;或者,所述安裝槽貫穿所述第二介電層和所述第一介電層并延伸至所述塑封層的表面,所述第五孔位貫穿所述塑封層;或者,所述安裝槽貫穿所述第二介電層和所述第一介電層并延伸至所述塑封層的內部,所述第五孔位貫穿所述塑封層。

    8.一種權利要求1-5任一項所述的低厚度封裝結構的制備方法,其特征在于,包括以下步驟:

    9.一種權利要求1-5任一項所述的低厚度封裝結構的制備方法,其特征在于,包括以下步驟:

    10.一種權利要求1-5任一項所述的低厚度封裝結構的制備方法,其特征在于,包括以下步驟:

    ...

    【技術特征摘要】

    1.一種低厚度封裝結構,其特征在于,包括asic芯片/電容/電阻封裝結構,以及聲音傳感器芯片;

    2.根據(jù)權利要求1所述的低厚度封裝結構,其特征在于,所述安裝槽貫穿所述第二介電層,所述聲音傳感器芯片固定于所述第一介電層上,且所述聲音傳感器芯片的i/o接口朝向靠近所述塑封層的一側,所述聲音傳感器芯片的i/o接口與所述第一線路層電性連接;或,所述聲音傳感器芯片的i/o接口朝向遠離所述塑封層的一側,并通過導電線與所述第三線路層電性連接。

    3.根據(jù)權利要求1所述的低厚度封裝結構,其特征在于,所述安裝槽貫穿所述第一介電層和所述第二介電層,所述聲音傳感器芯片固定于所述塑封層的第一表面,且所述聲音傳感器芯片的i/o接口朝向遠離所述塑封層的一側,并通過導電線與所述第三線路層電性連接。

    4.根據(jù)權利要求1所述的低厚度封裝結構,其特征在于,所述安裝槽貫穿所述第一介電層和所述第二介電層并延伸至所述塑封層內,所述聲音傳感器芯片部分嵌入至所述塑封層內,且所述聲音傳感器芯片的i/o接口朝向遠離所述塑封層的一側,并通過導電線與所述第三線路層電性連接。<...

    【專利技術屬性】
    技術研發(fā)人員:賀姝敏華顯剛
    申請(專利權)人:廣東佛智芯微電子技術研究有限公司
    類型:發(fā)明
    國別省市:

    網友詢問留言 已有0條評論
    • 還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。

    1
    主站蜘蛛池模板: 亚洲AV无码一区东京热久久| 国内精品人妻无码久久久影院| 亚洲AV无码成人网站久久精品大| 无码H肉动漫在线观看| 中文字幕乱偷无码av先锋蜜桃| 亚洲国产成人精品无码久久久久久综合| 亚洲AV无码久久精品色欲| 亚洲av纯肉无码精品动漫| 亚洲精品无码久久久久sm| 四虎国产精品永久在线无码| 亚洲AV无码1区2区久久| yy111111少妇影院里无码| 亚洲av无码成人精品区一本二本| 国产精品视频一区二区三区无码| 好了av第四综合无码久久 | 亚洲色av性色在线观无码| 亚洲AV无码专区在线厂| 97精品人妻系列无码人妻| 少妇人妻偷人精品无码视频| 伊人久久精品无码二区麻豆| WWW久久无码天堂MV| 亚洲天然素人无码专区| 免费无码VA一区二区三区| 无码无遮挡又大又爽又黄的视频| 国产在线无码一区二区三区视频| 精品久久久无码中文字幕天天| 无码人妻精品一区二区三区不卡 | 无码中文字幕日韩专区视频 | 成人无码一区二区三区| 国产精品无码亚洲精品2021| 免费无码黄十八禁网站在线观看| 中日韩精品无码一区二区三区| 人妻丰满AV无码久久不卡| 日韩av无码中文字幕| 中文无码字慕在线观看| 97精品人妻系列无码人妻| 无码丰满熟妇一区二区| 亚洲Av永久无码精品一区二区| 性生交片免费无码看人| 色欲AV无码一区二区三区| 精品无码人妻一区二区三区不卡|