本發明專利技術涉及高壓ＭＯＳ器件柵氧化層可靠性的測試結構及其方法，將不同的測試用電流電壓源探針分別與柵極和基極相連接。為了增大單個測試鍵中測試的柵氧化層面積，采用重復多個相同結構（通常為２個）并聯的結構，其特征在于：每個重復結構的柵極使用相對獨立的接觸墊，共用基極接地，并通過環形保護結構部分包圍測試結構，兩側的柵極接觸墊連接不同的電流電壓源探針，由各電流電壓源同步輸出測試電壓并量測相應電流。應用本發明專利技術的設計方案，保證了可靠性測試的實施穩定性，也提高了可靠性測試的效率。
【技術實現步驟摘要】
本專利技術涉及半導體器件，尤其涉及高壓MOS器件柵氧化層可靠性的測試制程結 構，屬于半導體制造領域。
技術介紹
隨著半導體集成芯片的日趨細微化，目前在高壓MOS器件柵氧化層可靠性的測試 中，由于特征尺寸的線寬越來越小，可靠度測試鍵的尺寸也會相應的變小，金屬連線的線寬 也會隨之變窄。在某些測試結構需要累計一定面積或者一定長度的時候，往往就需要幾個 重復相同的結構(至少為2個)，這樣一些公用端的金屬連線勢必就會拉長。如圖l所示的 現有測試結構是采用一個公共的柵極端1以及一個公共的基極端2，幾個相同結構并聯， 并且公共基極接地，外部測試用的電流電壓源在實際工作時連接到公共柵極的接觸墊上。 而公共基極需要通過金屬連線連接到多個相同的結構上，達到基極共同接地的效果。但這 樣的結構在實際的測試作業中，由于公共柵極的接觸墊需要承載高達40V及40V以上的電 壓，同時由于幾個相同結構并聯的情況下同時存在較大的漏電，較大的漏電通過柵極、氧化 層，最后流向基極。在此過程中，金屬連線就承載較高的功率。因此，在有些情況下，該被測 元件的柵氧化層并未被擊穿的時候，由于金屬連線承載的高功率，造成其熔斷，阻礙了可靠 性測試的可持續進行。 故而，為了解決這個問題，保證高壓MOS器件柵氧化層可靠性測試的實施穩定性 以及改善其測試結果的精確程度，便成為該行業技術人員鉆研的一個重要課題。
技術實現思路
針對上述現有技術的存在的缺陷，本專利技術的目的旨在提供一種高壓MOS器件柵氧 化層可靠性的測試結構及方法，防止由于金屬連線的熔斷對整個可靠性測試的不利影響。 為達成上述目的，本專利技術提出的技術方案為 高壓MOS器件柵氧化層可靠性的測試結構，在有多個重復相同結構并聯的測試結 構中，對應每個結構進行獨立的測試，其特征在于所述的柵極根據重復的結構數量，每個 柵極通過金屬連線分別連接至相對獨立的接觸墊，并連接不同的電流電壓源探針，且所述 共用基極接地。 進一步地，所述基極與兩側柵極之間連接有環狀保護結構，將測試結構部分包圍， 保證測試結構與基極的充分連接。 為實現本專利技術的目的，其技術方案還包括高壓MOS器件柵氧化層可靠性的測試 方法，其特征在于將每個高壓MOS器件的柵極接觸墊分別與同一基極相連形成夾心狀的 并聯結構，保持基極始終接地，同時采用多個電流電壓源一一對應地連接到各柵極接觸墊 的方式，進行高壓MOS器件柵氧化層可靠性測試，且所述的多個電壓源為同步輸出。 本專利技術高壓MOS器件柵氧化層可靠性的測試結構及方法，在實際的制程應用中， 通過設在公共基極兩側相獨立的柵極接觸墊分別連接不同的電流電壓源，且用環狀保護結構以部分包圍測試結構的方式，保證測試結構與基極的充分連接，避免了由共同基極內金 屬連線被熔斷而對整個測試造成的影響，保證了可靠性測試的實施穩定性以及改善其測試 結果的精確程度。此外，多個電流電壓源對于各個重復結構均采用一一對應、同步輸出的方 式進行測試加壓，也提高了可靠性測試的效率。附圖說明 圖1是現有技術柵氧化層可靠性測試的結構參考圖； 圖2是本專利技術柵氧化層可靠性測試的結構示意圖。具體實施例方式為使本專利技術的上述目的、特征和優點能更明顯易理解，下面結合可靠性測試結構 的實施例附圖作詳細說明如下 如圖2所示，本專利技術提供一種高壓M0S器件柵氧化層可靠性的測試結構，包括高壓 M0S器件的柵極la、柵極lb、基極2、擴散層3、多晶4、金屬層5及環狀保護結構7。其中環 狀保護結構7由疊設的擴散層3、金屬層5及層間通孔6組成，柵極la與柵極lb是獨立的 接觸墊，分別設置在共用基極2的兩側；同時，環狀保護結構7采用部分包圍的方式圍設在 測試結構旁。 此外，本專利技術還提供了一種針對上述測試結構的測試方法即將多個高壓MOS器件的柵極分別與同一基極相連形成夾心狀，保持共用的基極始終接地，同時采用多個電流電壓源一一對應地連接到各柵極接觸墊的方式，進行高壓M0S器件柵氧化層可靠性測試。多個電流電壓源各自獨立地向對應柵極輸出階躍式電壓，直至輸出電壓到達足夠擊穿柵氧化層，完成各個重復結構的測試，為可靠性測試的制程管理提供了充分的數據參考。 這樣的設計克服了原有重復多個相同結構并聯后進行測試的缺陷，有效地緩釋了階躍式高壓對測試結構中金屬連線的破壞，有效保證高壓M0S器件柵氧化層可靠性測試的持續進行。并且，上述的多個電流電壓源在測試程式的控制下，非但向對應的每個柵極輸出電壓相互獨立，而且各電流電壓輸出均為同步進行，由此即可實現單次測試得出多個結果，供技術人員參考、分析之用，可靠性測試的效率得到很大改善。對比現有技術存在的缺陷，本專利技術的可靠性測試結構及方法，其有益效果顯而易見。 以上對于本專利技術具體實施結構及其方法的描述，旨在加深對本專利技術高壓M0S器件 柵氧化層可靠性測試的結構及方法的理解，并非以此限制本專利應用實施的范圍及多變 性。故凡是相對于本專利技術等效或近似的變換方法，可以實現本專利技術目的的設計方案，均應該 被視為屬于本專利技術專利保護的范疇。權利要求高壓MOS器件柵氧化層可靠性的測試結構，涉及高壓MOS器件的柵極與基極，所述柵極連接測試用電流電壓源探針，多個相同結構并聯，其特征在于多個重復結構的柵極使用相對獨立的接觸墊，共用基極接地，而柵極接觸墊則獨立連結不同的電流電壓源探針。2. 根據權利要求1所述的高壓M0S器件柵氧化層可靠性的測試結構，其特征在于所 述基極設有環狀結構。3. 根據權利要求2所述的高壓M0S器件柵氧化層可靠性的測試結構，其特征在于所 述的基極環狀結構為部分包圍測試結構。4. 高壓MOS器件柵氧化層可靠性的測試方法，其特征在于將多個高壓MOS器件的柵 極接觸墊分別獨立地與同一基極相連形成夾心狀的并聯結構，保持基極始終接地，同時采 用多個電流電壓源對相對應的各柵極接觸墊，進行高壓MOS器件柵氧化層可靠性測試。5. 根據權利要求4所述的高壓M0S器件柵氧化層可靠性的測試方法，其特征在于所 述的多個電流電壓源為同步輸出。全文摘要本專利技術涉及高壓MOS器件柵氧化層可靠性的測試結構及其方法，將不同的測試用電流電壓源探針分別與柵極和基極相連接。為了增大單個測試鍵中測試的柵氧化層面積，采用重復多個相同結構(通常為2個)并聯的結構，其特征在于每個重復結構的柵極使用相對獨立的接觸墊，共用基極接地，并通過環形保護結構部分包圍測試結構，兩側的柵極接觸墊連接不同的電流電壓源探針，由各電流電壓源同步輸出測試電壓并量測相應電流。應用本專利技術的設計方案，保證了可靠性測試的實施穩定性，也提高了可靠性測試的效率。文檔編號H01L23/544GK101752346SQ20081024283公開日2010年6月23日 申請日期2008年12月17日 優先權日2008年12月17日專利技術者張瑜劼, 彭昶 申請人:和艦科技(蘇州)有限公司本文檔來自技高網...
【技術保護點】
高壓ＭＯＳ器件柵氧化層可靠性的測試結構，涉及高壓ＭＯＳ器件的柵極與基極，所述柵極連接測試用電流電壓源探針，多個相同結構并聯，其特征在于：多個重復結構的柵極使用相對獨立的接觸墊，共用基極接地，而柵極接觸墊則獨立連結不同的電流電壓源探針。
【技術特征摘要】
【專利技術屬性】
技術研發人員：張瑜劼，彭昶，
申請(專利權)人：和艦科技蘇州有限公司，
類型：發明
國別省市：32[中國|江蘇]
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。