【技術實現步驟摘要】
本技術涉及半導體，尤其涉及一種浪涌抑制結構。
技術介紹
1、浪涌抑制結構可以有效保護后端電路免受電涌和高壓的損害，所以浪涌抑制結構是一種重要的電子保護設備。
2、常規的浪涌抑制結構中，為降低結電容通常選用低摻雜襯底，浪涌抑制結構導通后第二區摻雜濃度較低導致電流流經低摻雜區路徑長，導致通態壓降急劇上升，從而在浪涌電流下通態壓降增大，進而導致浪涌抑制結構殘壓過高，容易導致后級電路損壞。
技術實現思路
1、本技術提供了一種浪涌抑制結構，以解決在浪涌電流下通態壓降大，容易導致后端電路損壞的問題。
2、根據本技術的一方面，提供了一種浪涌抑制結構，該結構包括襯底；襯底包括：
3、第一區；
4、第二區，第二區設置于第一區的一側，第二區的材料包括第一類型半導體材料；
5、多個第三區，第三區間隔設置于第一區遠離第二區的一側，第三區的材料包括第二類型半導體材料；
6、第四區，第四區設置于第三區遠離第一區的一側，第四區與第三區和第一區相鄰設置；第四區的材料包括第一類型半導體材料；在第四區遠離第三區的一側，第四區具有多個凸起；
7、多個第五區，第五區設置于相鄰凸起之間；第五區的材料包括第二類型半導體材料。
8、本技術的技術方案，提供了一種浪涌抑制結構。通過設置第二區的高的摻雜濃度可以有效減小第二區的阻抗，使浪涌電流產生的壓降降低。第三區與第四區或第四區與第五區可以形成反偏結構，在發生雪崩擊穿時可以有效降低pn結
9、應當理解，本部分所描述的內容并非旨在標識本技術的實施例的關鍵或重要特征，也不用于限制本技術的范圍。本技術的其它特征將通過以下的說明書而變得容易理解。
本文檔來自技高網...【技術保護點】
1.一種浪涌抑制結構，其特征在于，包括襯底；所述襯底包括：
2.根據權利要求1所述的浪涌抑制結構，其特征在于，所述第一類型半導體材料為P型半導體材料，所述第二類型半導體材料為N型半導體材料。
3.根據權利要求1所述的浪涌抑制結構，其特征在于，所述第一區的電阻率大于或等于50歐姆*厘米。
4.根據權利要求1所述的浪涌抑制結構，其特征在于，所述第二區的電阻率小于或等于2歐姆*厘米。
5.根據權利要求1所述的浪涌抑制結構，其特征在于，所述襯底的厚度范圍為200-400um，所述第二區的厚度范圍為100-200um。
6.根據權利要求1所述的浪涌抑制結構，其特征在于，所述第三區的電阻率小于或等于1歐姆*厘米。
7.根據權利要求1所述的浪涌抑制結構，其特征在于，相鄰所述第三區之間的距離范圍為30-40um。
8.根據權利要求1所述的浪涌抑制結構，其特征在于，所述第四區的凸起的寬度范圍為10-20um。
9.根據權利要求1所述的浪涌抑制結構，其特征在于，所述第五區上設置有至少一個短路孔，所述短路孔
10.根據權利要求1所述的浪涌抑制結構，其特征在于，所述第三區的厚度范圍為30～50um，所述第四區的厚度范圍為30～40um，所述第五區的厚度范圍為10～20um。
...【技術特征摘要】
1.一種浪涌抑制結構，其特征在于，包括襯底；所述襯底包括：
2.根據權利要求1所述的浪涌抑制結構，其特征在于，所述第一類型半導體材料為p型半導體材料，所述第二類型半導體材料為n型半導體材料。
3.根據權利要求1所述的浪涌抑制結構，其特征在于，所述第一區的電阻率大于或等于50歐姆*厘米。
4.根據權利要求1所述的浪涌抑制結構，其特征在于，所述第二區的電阻率小于或等于2歐姆*厘米。
5.根據權利要求1所述的浪涌抑制結構，其特征在于，所述襯底的厚度范圍為200-400um，所述第二區的厚度范圍為100-200um。
6.根據權利要求1所...
【專利技術屬性】
技術研發人員：曹善通，張常軍，吳中瑞，
申請(專利權)人：安徽大鵬半導體有限公司，
類型：新型
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。