【技術實現步驟摘要】
本技術屬于圖像處理，具體是指一種基于fpga和arm視頻采集傳輸裝置。
技術介紹
1、視頻采集傳輸技術在越來越多的行業領域和個人使用場景中得到廣泛的應用。例如視頻會議、視頻通話、網絡監控等。隨著社會的進一步發展，人們對視頻質量提出了更高的要求，同時對視頻的實時性的要求也越來越高。而隨著視頻質量的提高，同一時間輸出的數據量也較為龐大，對視頻采集系統的采集速度的要求較為嚴格。使用傳統視頻采集傳輸裝置，雖然能達到視頻采集與傳輸的目的，但在采集速度、系統成本、可靠性上無法滿足人們的需求。
2、fpga相對于傳統控制器，具有運行速度快、高并發性的優勢，可滿足視頻數據實時處理的需求。但當使用fpga實現以太網傳輸時，必須使用硬件描述語言實現傳輸協議底層邏輯，若更換傳輸協議則需再次實現協議的底層邏輯，提升了系統的復雜度且浪費了fpga內部資源。
技術實現思路
1、本技術的目的在于提供一種視頻采集傳輸裝置，能提高采集速度，降低系統復雜度，節約fpga內部資源。
2、為實現上述目的，本技術視頻采集傳輸裝置，包括發送端、接收端，所述發送端包括視頻采集模塊，所述視頻采集模塊從ov5640圖像傳感器接收視頻信號，視頻采集模塊與數據處理模塊相連，數據處理模塊將處理完畢的數據輸送至寫fifo模塊，寫fifo模塊的輸出端與發送端ddr3讀寫模塊即發送端sgdma相連，發送端sgdma與發送端ddr3控制器(hps)相連，發送端ddr3控制器與發送端ddr3?sdram相連；ddr3寫控制
3、作為本技術進一步的方案：所述接收端還包括寄存器配置模塊，寄存器配置模塊對ov5640圖像傳感器進行參數配置。
4、作為本技術進一步的方案：所述視頻采集模塊、數據處理模塊、寫fifo模塊、發送端sgdma、寄存器配置模塊運行在發送端fpga中；ddr3寫控制模塊、以太網發送模塊運行在發送端hps。
5、作為本技術進一步的方案：所述接收端sgdma、讀fifo模塊、hdmi控制模塊、hdmi驅動模塊運行在接收端fpga；ddr3讀控制模塊、以太網接收模塊運行在接收端hps。
6、作為本技術進一步的方案：所述ov5640圖像傳感器視頻分辨率為1280×720@56fps，輸出顏色格式為rgb565。
7、作為本技術進一步的方案：視頻傳輸使用udp協議傳輸數據。
8、作為本技術進一步的方案：所述發送端fpga、接收端fpga均采用cyclonev5cseba6u23i7?fpga芯片。
9、與現有技術相比，本技術使用fpga與arm聯合工作的方式，通過fpga對視頻數據進行采集，通過hps對采集到的數據進行發送，提升了采集圖形質量的同時，降低了傳輸時延，保證了圖像傳輸的實時性；本技術避免了在fpga實現以太網傳輸協議的繁瑣步驟，降低了系統的復雜度；本技術除了將視頻數據發送至接收端hps之外，還可將數據發送至接收端pc，亦或通過互聯網遠程發送，裝置靈活性高，適用于遠程視頻采集傳輸的場景。
本文檔來自技高網...【技術保護點】
1.基于FPGA和ARM視頻采集傳輸裝置，包括發送端、接收端，其特征在于，所述發送端包括視頻采集模塊，所述視頻采集模塊從OV5640圖像傳感器接收視頻信號，視頻采集模塊與數據處理模塊相連，數據處理模塊將處理完畢的數據輸送至寫FIFO模塊，寫FIFO模塊的輸出端與發送端DDR3讀寫模塊即發送端SGDMA相連，發送端SGDMA與發送端DDR3控制器(HPS)相連，發送端DDR3控制器與發送端DDR3?SDRAM相連；DDR3寫控制模塊的輸出端與發送端SGDMA相連；發送端DDR3控制器(HPS)輸出數據通過以太網發送模塊進行發送；所述接收端包括以太網接收模塊，DDR3讀控制模塊與接收端SGDMA相連，接收端SDGMA輸出端與讀FIFO模塊相連，讀FIFO模塊的輸出端與HDMI控制模塊相連，HDMI控制模塊的輸出端與HDMI驅動模塊相連，HDMI驅動模塊的輸出端與ADV7513相連，ADV7513輸出端與HDMI顯示器相連，接收端SGDMA與接收端DDR3控制器(HPS)相連；以太網接收模塊的輸出端與接收端DDR3控制器(HPS)相連，接收端DDR3控制器與接收端DDR3?SDRAM相
2.根據權利要求1所述的基于FPGA和ARM視頻采集傳輸裝置，其特征在于，所述接收端還包括寄存器配置模塊，寄存器配置模塊對OV5640圖像傳感器進行參數配置。
3.根據權利要求1或2所述的基于FPGA和ARM視頻采集傳輸裝置，其特征在于，所述視頻采集模塊、數據處理模塊、寫FIFO模塊、發送端SGDMA、寄存器配置模塊運行在發送端FPGA中；DDR3寫控制模塊、以太網發送模塊運行在發送端HPS。
4.根據權利要求1所述的基于FPGA和ARM視頻采集傳輸裝置，其特征在于，所述接收端SGDMA、讀FIFO模塊、HDMI控制模塊、HDMI驅動模塊運行在接收端FPGA；DDR3讀控制模塊、以太網接收模塊運行在接收端HPS。
5.根據權利要求1所述的基于FPGA和ARM視頻采集傳輸裝置，其特征在于，所述OV5640圖像傳感器視頻分辨率為1280×720@56fps，輸出顏色格式為RGB565。
6.根據權利要求1所述的基于FPGA和ARM視頻采集傳輸裝置，其特征在于，視頻傳輸使用UDP協議傳輸數據。
7.根據權利要求1所述的基于FPGA和ARM視頻采集傳輸裝置，其特征在于，所述發送端FPGA、接收端FPGA均采用CycloneV5CSEBA6U23I7FPGA芯片。
...【技術特征摘要】
1.基于fpga和arm視頻采集傳輸裝置，包括發送端、接收端，其特征在于，所述發送端包括視頻采集模塊，所述視頻采集模塊從ov5640圖像傳感器接收視頻信號，視頻采集模塊與數據處理模塊相連，數據處理模塊將處理完畢的數據輸送至寫fifo模塊，寫fifo模塊的輸出端與發送端ddr3讀寫模塊即發送端sgdma相連，發送端sgdma與發送端ddr3控制器(hps)相連，發送端ddr3控制器與發送端ddr3?sdram相連；ddr3寫控制模塊的輸出端與發送端sgdma相連；發送端ddr3控制器(hps)輸出數據通過以太網發送模塊進行發送；所述接收端包括以太網接收模塊，ddr3讀控制模塊與接收端sgdma相連，接收端sdgma輸出端與讀fifo模塊相連，讀fifo模塊的輸出端與hdmi控制模塊相連，hdmi控制模塊的輸出端與hdmi驅動模塊相連，hdmi驅動模塊的輸出端與adv7513相連，adv7513輸出端與hdmi顯示器相連，接收端sgdma與接收端ddr3控制器(hps)相連；以太網接收模塊的輸出端與接收端ddr3控制器(hps)相連，接收端ddr3控制器與接收端ddr3?sdram相連。
2.根據權利要求1所述的基于fpga和arm視頻采集傳輸裝置...
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。