【技術實現步驟摘要】
本專利技術涉及半導體制造，尤其涉及一種半導體器件及其形成方法。
技術介紹
1、在半導體制造產業中，多晶硅廣泛地應用于半導體元器件如金屬-氧化物半導體場效應晶體管(metal-oxide-semiconductor?field-effect?transistor,mosfet)中，一般被作為標準的柵極填充材料。然而，隨著mosfet尺寸減小，傳統多晶硅柵極可能會出現因硼穿透(boron?penetration)效應導致器件效能降低，及難以避免的空乏效應(depletioneffect)等問題，影響器件性能。
2、在現有的一種改進工藝中，高k金屬柵(high-k?metal?gate，hkmg)工藝采用高介電常數的柵介質層材料和金屬柵極材料制作柵極結構，相比傳統的多晶硅柵極，hkmg通常能縮小柵極尺寸、改善電穿透、提升柵極性能。
3、然而，在現有的半導體器件中，應力問題越來越嚴重，會產生各種可靠性問題，影響芯片的長期使用壽命以及良率。
技術實現思路
1、本專利技術解決的技術問題是提供一種半導體器件及其形成方法，可以提高應力效果。
2、為解決上述技術問題，本專利技術實施例提供一種半導體器件的形成方法，包括：提供半導體基底，在所述半導體基底上形成金屬柵結構；在所述半導體基底以及所述金屬柵結構上形成連續的應力材料層；在所述應力材料層上形成層間介質層，對所述層間介質層和應力材料層進行通孔刻蝕，以得到穿通所述層間介質層和應力材料層的插塞孔；在所述插塞孔內形成插
3、可選的，在所述半導體基底上形成金屬柵結構，包括：在所述半導體基底上形成偽柵主體和位于所述偽柵主體兩側的偽柵側墻；去除所述偽柵主體，以得到所述偽柵側墻之間的第一溝槽；在所述第一溝槽內形成金屬柵結構，所述偽柵側墻的頂部表面與所述金屬柵結構的頂部表面齊平；其中，所述應力材料層覆蓋所述半導體基底、所述偽柵側墻的外側表面以及所述金屬柵結構的頂部表面。
4、可選的，在所述半導體基底上形成偽柵主體和位于所述偽柵主體兩側的偽柵側墻，包括：在所述半導體基底上形成偽柵初始結構，以及形成位于所述偽柵初始結構兩側的偽柵初始側墻，所述偽柵初始結構自下至上包含偽柵主體、硬掩膜層和介質保護層；以所述硬掩膜層為平坦化停止層，采用平坦化工藝，去除所述介質保護層以及所述介質保護層兩側的偽柵初始側墻；去除所述硬掩膜層，以及包圍所述硬掩膜層的偽柵初始側墻，以得到所述偽柵主體和位于所述偽柵主體兩側的偽柵側墻。
5、可選的，以所述硬掩膜層為平坦化停止層，采用平坦化工藝，去除所述介質保護層以及所述介質保護層兩側的偽柵初始側墻，包括：在所述半導體基底、偽柵初始結構和偽柵初始側墻上形成第一介質子層；采用第一平坦化工藝，去除所述介質保護層的一部分，其中，成對的偽柵初始側墻之間的介質保護層的頂部表面高于所述第一介質子層的頂部表面；對所述介質保護層進行回刻蝕處理；在所述半導體基底、剩余的介質保護層和偽柵初始側墻上形成第二介質子層，所述第二介質子層的頂部表面高于剩余的所述介質保護層的頂部表面；以所述硬掩膜層為平坦化停止層，采用所述平坦化工藝，去除剩余的所述介質保護層、所述介質保護層兩側的偽柵初始側墻以及圍繞所述偽柵初始側墻的剩余的第二介質子層和第一介質子層。
6、可選的，在所述第一溝槽內形成金屬柵結構之后，以及在形成所述應力材料層之前，所述方法還包括：去除剩余的第二介質子層和第一介質子層。
7、可選的，在所述第一溝槽內形成金屬柵結構，包括：形成高k柵介質材料層，所述高k柵介質材料層覆蓋所述第一溝槽的底部表面和側壁，以及覆蓋所述半導體基底；以所述偽柵側墻為平坦化停止層，平坦化去除所述第一溝槽之外的高k柵介質材料層，并得到位于所述第一溝槽內高k柵介質層及第二溝槽；形成功函數材料層，所述功函數材料層覆蓋所述第二溝槽的底部表面和側壁，以及覆蓋所述半導體基底；以所述偽柵側墻為平坦化停止層，平坦化去除所述第二溝槽之外的功函數材料層，并得到位于所述第二溝槽內的功函數層及第三溝槽；形成金屬柵電極材料層，所述金屬柵電極材料層填滿所述第三溝槽，以及覆蓋所述半導體基底；以所述偽柵側墻為平坦化停止層，采用平坦化工藝去除所述第三溝槽之外的金屬柵電極材料層，并得到位于所述第三溝槽內的金屬柵電極層。
8、可選的，對所述層間介質層和應力材料層進行通孔刻蝕，以得到插塞孔，包括：以所述應力材料層為刻蝕停止層，對所述層間介質層和應力材料層進行第一通孔刻蝕，以得到初始插塞孔，其中，所述初始插塞孔暴露出對應的金屬柵結構上的應力材料層的表面和對應的半導體基底上的應力材料層的表面；對所述應力材料層進行第二通孔刻蝕，以得到所述插塞孔；其中，各個插塞孔暴露出對應的金屬柵結構表面和對應的半導體基底表面。
9、可選的，所述應力材料層為拉應力層。
10、可選的，所述應力材料層的材料選自以下一項或多項的組合：sin、sion、siobn以及siocn。
11、為解決上述技術問題，本專利技術實施例提供一種半導體器件，包括：半導體基底；金屬柵結構，位于所述半導體基底上；連續的應力材料層，形成于所述半導體基底以及所述金屬柵結構上；層間介質層，形成于所述應力材料層上；插塞孔，穿通所述層間介質層和應力材料層；插塞結構，形成于所述插塞孔內；其中，所述插塞結構與經由所述插塞孔暴露出的所述金屬柵結構電導通。
12、可選的，所述的半導體器件還包括：位于所述金屬柵結構兩側的偽柵側墻，所述偽柵側墻的頂部表面與所述金屬柵結構的頂部表面齊平；其中，所述應力材料層覆蓋所述半導體基底、所述偽柵側墻的外側表面以及所述金屬柵結構的頂部表面。
13、可選的，所述應力材料層為拉應力層。
14、可選的，所述應力材料層的材料選自以下一項或多項的組合：sin、sion、siobn以及siocn。
15、可選的，所述金屬柵結構包括：高k柵介質層，所述高k柵介質層覆蓋第一溝槽的底部表面和側壁，且所述高k柵介質層的表面構成第二溝槽，所述高k柵介質層的頂部表面與所述偽柵側墻的頂部表面齊平；功函數層，所述功函數層覆蓋所述第二溝槽的底部表面和側壁，且所述功函數層的表面構成第三溝槽，所述功函數層的頂部表面與所述偽柵側墻的頂部表面齊平；金屬柵電極層，填滿所述第三溝槽，且所述金屬柵電極層的頂部表面與所述偽柵側墻的頂部表面齊平。
16、與現有技術相比，本專利技術實施例的技術方案具有以下有益效果：
17、在本專利技術實施例中，通過先形成金屬柵結構，然后在所述半導體基底以及所述金屬柵結構上形成連續的應力材料層，可以保持應力材料層的連續性，然后在通孔刻蝕后，形成的插塞孔也不會破壞應力材料層的連續性，因此在形成插塞結構后，所述插塞結構與經由所述插塞孔暴露出的所述金屬柵結構電導通，應力材料層的連續性得到有效保持。相比于現有技術中先形成應力材料層，然后在去除偽柵主體時破壞了應力材料層的連續性本文檔來自技高網...
【技術保護點】
1.一種半導體器件的形成方法，其特征在于，包括：
2.根據權利要求1所述的方法，其特征在于，在所述半導體基底上形成金屬柵結構，包括：
3.根據權利要求2所述的方法，其特征在于，在所述半導體基底上形成偽柵主體和位于所述偽柵主體兩側的偽柵側墻，包括：
4.根據權利要求3所述的方法，其特征在于，以所述硬掩膜層為平坦化停止層，采用平坦化工藝，去除所述介質保護層以及所述介質保護層兩側的偽柵初始側墻，包括：
5.根據權利要求4所述的方法，其特征在于，
6.根據權利要求2所述的方法，其特征在于，在所述第一溝槽內形成金屬柵結構，包括：
7.根據權利要求1所述的方法，其特征在于，對所述層間介質層和應力材料層進行通孔刻蝕，以得到插塞孔，包括：
8.根據權利要求1或7所述的方法，其特征在于，所述應力材料層為拉應力層。
9.根據權利要求1或7所述的方法，其特征在于，所述應力材料層的材料選自以下一項或多項的組合：SiN、SiON、SiOBN以及SiOCN。
10.一種半導體器件，其特征在于，包括：<...
【技術特征摘要】
1.一種半導體器件的形成方法，其特征在于，包括：
2.根據權利要求1所述的方法，其特征在于，在所述半導體基底上形成金屬柵結構，包括：
3.根據權利要求2所述的方法，其特征在于，在所述半導體基底上形成偽柵主體和位于所述偽柵主體兩側的偽柵側墻，包括：
4.根據權利要求3所述的方法，其特征在于，以所述硬掩膜層為平坦化停止層，采用平坦化工藝，去除所述介質保護層以及所述介質保護層兩側的偽柵初始側墻，包括：
5.根據權利要求4所述的方法，其特征在于，
6.根據權利要求2所述的方法，其特征在于，在所述第一溝槽內形成金屬柵結構，包括：
7.根據權利要求1所述的方法，其特征在于，對所述層間介質層和應力材料層進行通孔刻蝕，以得到插塞孔，包括：
8.根據權利要求1或7所述的方法，其特征在于，所述應力材料層為拉應力...
【專利技術屬性】
技術研發人員：林昭宏，黃仁德，
申請(專利權)人：重慶芯聯微電子有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。