【技術實現步驟摘要】
本專利技術一般而言涉及用于集成電路的測試的測試模式生成，并且在特定實施例中，涉及具有用于用掃描鏈實現的可測試性功能性的設計的集成電路的結構及其操作方法。
技術介紹
1、隨著集成電路中電路元件數量的快速增加以及這些電路元件的尺寸相當地快速減小，開發用于集成電路的高效且有效的測試方法變得越來越重要。此外，集成電路中越來越多的元件正在變得內部化并且邏輯級的數量也在增加(例如，在諸如片上系統(soc)之類的復雜實施方式中)。自動測試模式生成(atpg)可以用于改善測試效率以及可能故障的測試覆蓋率。但是，現代集成電路的規模和復雜性增加了模式計數和測試時間。
2、為了確保集成電路的可靠操作，必須測試許多不同類型的故障。涉及信號時序的一種特定類別的故障包括諸如路徑延遲故障和過渡延遲故障之類的故障。因為識別時序故障取決于系統時序，所以必須以系統速度測試這些故障。這種“全速測試(at-speedtesting)”沿著路徑(例如，通過正被測試的組合邏輯)發射測試模式并在系統時序定義的時間(例如，一個或多個系統時鐘周期)之后捕獲結果。
3、在發射之前，測試模式被移入到測試寄存器(例如，被配置為取決于掃描使能輸入端處接收到的信號以功能模式或者掃描模式操作的掃描觸發器)中。在移位期間，掃描觸發器以掃描模式操作。在捕獲之前，掃描觸發器必須處于功能模式，這可能給掃描使能信號的過渡帶來時序問題。存在確保掃描使能信號在最后一次移位與捕獲之間完全過渡的兩種基本方法：發射捕獲(launch-off-capture，loc)方法和發射移位(la
4、在loc方法中，最后一次移位之后存在死周期以允許掃描使能信號以比系統時鐘慢的速度過渡。這允許測試時鐘(用于移位脈沖)處于比系統時鐘低的速度。但是，loc犧牲了控制，因為掃描使能信號在發射脈沖之前將掃描觸發器過渡到功能模式(捕獲模式)。結果，發射是基于功能邏輯的，導致atpg模式是連續的，這增加了模式計數。
5、另一方面，los方法在最后一次移位上發射模式，從而要求掃描使能信號在發射脈沖與捕獲脈沖(兩個全速脈沖)之間過渡。與loc相比，掃描使能信號在los中的發射脈沖期間將掃描觸發器保持在掃描模式(發射模式)。這提供了更多的控制，但具有可能難以或無法滿足的嚴格時序要求。因此，可以期望與loc相比減少模式計數而沒有los的嚴格時序要求的全速測試方法。
技術實現思路
1、依據本專利技術的實施例，一種集成電路包括掃描觸發器的第一集合、被測電路、掃描觸發器的第二集合、以及控制器。第一集合中的每個掃描觸發器包括耦合到第一掃描使能信號的掃描使能輸入端。被測電路包括掃描觸發器的第一集合下游的邏輯元件。掃描觸發器的第二集合包括邏輯元件下游的至少一個掃描觸發器。第二集合中的每個掃描觸發器包括耦合到第二掃描使能信號的掃描使能輸入端。控制器被配置為通過在斷言第一掃描使能信號和第二掃描使能信號兩者的同時將測試模式移入到第一集合中、發射測試模式以及在繼續斷言第一掃描使能信號并解除斷言第二掃描使能信號的同時從第二集合捕獲結果，來測試邏輯元件。
2、依據本專利技術的另一個實施例，一種集成電路包括：被測電路，包括啟動器(initiator)邏輯元件和目標邏輯元件；掃描觸發器的第一掃描鏈，包括啟動器邏輯元件；掃描觸發器的第二掃描鏈，包括目標邏輯元件；以及控制器，被配置為測試被測電路。第一掃描鏈中的每個掃描觸發器包括耦合到第一掃描使能信號的掃描使能輸入端。第二掃描鏈中的每個掃描觸發器包括耦合到第二掃描使能信號的掃描使能輸入端。控制器被配置為通過在啟動器邏輯元件和目標邏輯元件兩者均在發射模式下操作的同時將第一測試模式移入到第一掃描鏈中、發射第一測試模式以及在啟動器邏輯元件在發射模式下操作且目標邏輯元件在捕獲模式下操作的同時從第二掃描鏈捕獲結果，來測試被測電路。
3、依據本專利技術的還有另一個實施例，一種測試集成電路的方法包括：在斷言第一掃描使能信號和第二掃描使能信號兩者的同時將第一測試模式移入到集成電路的第一邏輯元件上游的集成電路的掃描觸發器的第一集合中。第一集合中的每個掃描觸發器包括耦合到第一掃描使能信號的掃描使能輸入端。該方法還包括在繼續斷言第一掃描使能信號的同時解除斷言第二掃描使能信號、發射第一測試模式、以及在第一掃描使能信號被斷言且第二掃描使能信號被解除斷言的同時從第一邏輯元件下游的集成電路的掃描觸發器的第二集合捕獲結果。第二集合中的每個掃描觸發器包括耦合到第二掃描使能信號的掃描使能輸入端。
本文檔來自技高網...【技術保護點】
1.一種集成電路，包括：
2.如權利要求1所述的集成電路，其中，掃描觸發器的第一集合是第一掃描鏈，并且其中掃描觸發器的第二集合是與第一掃描鏈分開的第二掃描鏈。
3.如權利要求1所述的集成電路，其中，被測電路包括先進先出FIFO電路，其中第一掃描鏈的掃描觸發器被配置為寫入FIFO電路，并且其中第二掃描鏈的掃描觸發器包括FIFO電路的移位寄存器。
4.如權利要求1所述的集成電路，還包括：
5.如權利要求1所述的集成電路，還包括：
6.如權利要求1所述的集成電路，其中，控制器被配置為同時驅動第一掃描使能信號和第二掃描使能信號以測試邏輯元件，該控制器包括：
7.如權利要求6所述的集成電路，其中，至少一個控制器掃描觸發器包括耦合到第一或門的第二輸入端的第一控制器掃描觸發器以及耦合到第二或門的第二輸入端的第二控制器掃描觸發器。
8.如權利要求6所述的集成電路，其中，至少一個控制器掃描觸發器是組合控制器掃描觸發器，該組合控制器掃描觸發器包括耦合到第一或門的第二輸入端和反相器兩者的輸出端，該反相器耦合到第二或門的
9.如權利要求6所述的集成電路，還包括：
10.如權利要求6所述的集成電路，還包括：
11.一種集成電路，包括：
12.如權利要求11所述的集成電路，其中，被測電路包括先進先出FIFO電路，其中啟動器邏輯元件被配置為寫入FIFO電路，并且其中目標邏輯元件包括FIFO電路的移位寄存器。
13.如權利要求11所述的集成電路，其中，被測電路包括聯合測試行動組(JTAG)狀態機，其中啟動器邏輯元件包括共用移位數據寄存器，并且其中目標邏輯元件包括多個測試數據寄存器。
14.如權利要求11所述的集成電路，其中，控制器還被配置為通過以下操作來測試被測電路：
15.如權利要求14所述的集成電路，其中，被測電路包括存儲器電路，其中目標邏輯元件包括存儲器電路的存儲器單元，并且其中啟動器邏輯元件被配置為在使用第一測試模式的測試期間寫入存儲器單元并且被配置為在使用第二測試模式的測試期間從存儲器單元讀取。
16.一種測試集成電路的方法，該方法包括：
17.如權利要求16所述的方法，其中，掃描觸發器的第一集合是第一掃描鏈，并且其中掃描觸發器的第二集合是與第一掃描鏈分開的第二掃描鏈。
18.如權利要求17所述的方法，其中，集成電路包括先進先出FIFO電路，其中第一掃描鏈的掃描觸發器被配置為寫入FIFO電路，并且其中第二掃描鏈的掃描觸發器包括FIFO電路的移位寄存器。
19.如權利要求16所述的方法，其中，集成電路包括掃描觸發器的掃描鏈，該掃描觸發器的掃描鏈包括第一集合的子集和第二集合的子集，其中掃描鏈的相鄰掃描觸發器的掃描使能輸入端耦合到不同的掃描使能信號。
20.如權利要求16所述的方法，還包括：
...【技術特征摘要】
1.一種集成電路，包括：
2.如權利要求1所述的集成電路，其中，掃描觸發器的第一集合是第一掃描鏈，并且其中掃描觸發器的第二集合是與第一掃描鏈分開的第二掃描鏈。
3.如權利要求1所述的集成電路，其中，被測電路包括先進先出fifo電路，其中第一掃描鏈的掃描觸發器被配置為寫入fifo電路，并且其中第二掃描鏈的掃描觸發器包括fifo電路的移位寄存器。
4.如權利要求1所述的集成電路，還包括：
5.如權利要求1所述的集成電路，還包括：
6.如權利要求1所述的集成電路，其中，控制器被配置為同時驅動第一掃描使能信號和第二掃描使能信號以測試邏輯元件，該控制器包括：
7.如權利要求6所述的集成電路，其中，至少一個控制器掃描觸發器包括耦合到第一或門的第二輸入端的第一控制器掃描觸發器以及耦合到第二或門的第二輸入端的第二控制器掃描觸發器。
8.如權利要求6所述的集成電路，其中，至少一個控制器掃描觸發器是組合控制器掃描觸發器，該組合控制器掃描觸發器包括耦合到第一或門的第二輸入端和反相器兩者的輸出端，該反相器耦合到第二或門的第二輸入端。
9.如權利要求6所述的集成電路，還包括：
10.如權利要求6所述的集成電路，還包括：
11.一種集成電路，包括：
12.如權利要求11所述的集成電路，其中，被測電路包括先進先出fifo電路，其中啟動器邏輯元件被配置為...
【專利技術屬性】
技術研發人員：S·K·瓦茨，U·C·斯瑞瓦斯塔瓦，V·N·斯瑞尼瓦桑，
申請(專利權)人：意法半導體國際公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。