【技術實現步驟摘要】
本專利技術涉及射頻電路，特別涉及一種射頻靜電防護電路和射頻靜電防護系統。
技術介紹
1、靜電放電(electrostatic?discharge，esd)是造成電路元器件或集成電路失效的主要原因之一。在射頻電路中，由于對射頻電路的性能要求，芯片內一般采用薄柵管，且薄柵管與芯片的i/o管腳連接，薄柵管的柵極承壓能力較小，導致柵極出現大電流時容易造成薄柵管被燒毀，因此射頻芯片內的薄柵管會有esd損壞風險，并且傳統的esd防護方案不能做到對薄柵管較好的esd防護。
技術實現思路
1、本專利技術的目的在于提供一種射頻靜電防護電路及射頻靜電防護系統，以解決傳統的esd防護方案對射頻芯片內的薄柵管不能起到較好的esd防護的問題。
2、為解決上述技術問題，基于本專利技術的一個方面，本專利技術提供一種射頻靜電防護電路，其包括第一nmos管、第二nmos管和第三nmos管，所述第一nmos管為深n阱nmos管；
3、所述第一nmos管的漏極連接射頻器件，所述第一nmos管的柵極接入射頻芯片的信號端口，所述第一nmos的源極連接所述第二nmos管的漏極，所述第一nmos管的體端、所述第一nmos管的源極以及所述第三nmos管的源極連接；所述第二nmos管的源極接地，所述第二nmos管的柵極通過第一rc網絡接入第一電源電壓；所述第三nmos管的漏極接入所述第一電源電壓，所述第三nmos管的柵極通過第二rc網絡接入第二電源電壓。
4、可選的，所述第一rc網絡包括第一電阻
5、可選的，所述第二rc網絡包括第二電阻和第二電容，所述第二電阻的第一端和所述第二電容的第一端共同連接后接入所述第三nmos管的柵極，所述第二電阻的第二端接入所述電源電壓，所述第二電容的第二端接地。
6、可選的，所述射頻器件包括第一pmos管，所述第一pmos管的柵極接入射頻芯片的信號端口，所述第一pmos管的漏極連接所述第一nmos管的漏極，所述第一pmos管的源極耦接所述第一電源電壓或所述第二電源電壓。
7、可選的，所述第一pmos管的源極和所述第一pmos管的體端連接所述第三nmos管的源極。
8、可選的，所述射頻靜電防護電路還包括去耦電容，所述第三nmos管的源極通過所述去耦電容接地。
9、可選的，所述第一電源電壓和所述第二電源電壓為同一個電源電壓，或者，所述第一電源電壓和所述第二電源電壓為不同的電源電壓，且所述第二電源電壓由線性穩壓器提供。
10、基于本專利技術的另一個方面，本專利技術還提供一種射頻靜電防護系統，其包括電源鉗位電路、第一二極管、第二二極管以及如上所述的射頻靜電防護電路，所述電源鉗位電路接入在所述第一電源電壓和地之間，所述第一二極管的陽極接地，所述第一二極管的陰極連接所述第二二極管的陽極，所述第二二極管的陰極接入所述第一電源電壓，所述第二二極管的陽極接入射頻芯片的信號端口。
11、可選的，所述電源鉗位電路包括第三電阻、第三電容、反相器、第四nmos管以及第三二極管，所述第三電阻的第一端接入所述第一電源電壓，所述第三電阻的第二端通過所述第三電容接地，所述第三電阻的第二端連接所述反相器的輸入端，所述反相器的輸出端連接所述第四nmos管的柵極，所述第四nmos管的漏極接入所述第一電源電壓，所述第四nmos管的源極接地，所述第三二極管的陽極接地，所述第三二極管的陰極接入所述第一電源電壓。
12、可選的，所述反相器包括第二pmos管和第五nmos管，所述第二pmos管的源極接入所述第一電源電壓，所述第五nmos管的源極接地，所述第二pmos管的柵極和所述第五nmos管的柵極連接并作為所述反相器的輸入端，所述第二pmos管的漏極和所述第五nmos管的漏極連接并作為所述反相器的輸出端。
13、如上所述的射頻靜電防護電路，在發生esd時，比如芯片的信號端口到地的靜電釋放，第一電源電壓會被外圍的電源鉗位電壓鉗位在一個安全的電壓范圍內，第一rc網絡的存在可以保證在靜電電荷泄放期間內，第二nmos管的柵極電壓為零，從而保證第二nmos管處于關斷狀態，因此沒有電流通過第一nmos管的柵極到地的回流路徑，因此第一nmos管的體端和源極連接點的電壓會隨著第一nmos管的柵極的電壓升高而升高，同理，第三nmos管的柵極電壓也未零，第三nmos管處于關斷狀態，第三nmos管的源極電壓會隨著第一nmos管的體端電壓升高而升高，使得沒有電流通過第三nmos管的柵極到第二電源電壓的回流路徑，第一nmos管的體端和源極連接點的電壓會接近于第一nmos管的柵極電壓與第一nmos管的導通電壓閾值之差，因此第一nmos管的柵源電壓接近第一nmos管的導通閾值電壓，使得不會超過第一nmos管的柵極的承壓能力，保證第一nmos管不會被燒毀，起到較好的靜電防護作用。
14、需說明的是，所述的射頻靜電防護系統包括所述的射頻靜電防護電路，故而也具有所述射頻靜電防護電路帶來的技術效果，這里不再重復說明。
本文檔來自技高網...【技術保護點】
1.一種射頻靜電防護電路，其特征在于，包括第一NMOS管、第二NMOS管和第三NMOS管，所述第一NMOS管為深N阱NMOS管；
2.根據權利要求1所述的射頻靜電防護電路，其特征在于，所述第一RC網絡包括第一電阻和第一電容，所述第一電阻的第一端和所述第一電容的第一端共同連接后接入所述第二NMOS管的柵極，所述第一電阻的第二端接入所述電源電壓，所述第一電容的第二端接地。
3.根據權利要求1所述的射頻靜電防護電路，其特征在于，所述第二RC網絡包括第二電阻和第二電容，所述第二電阻的第一端和所述第二電容的第一端共同連接后接入所述第三NMOS管的柵極，所述第二電阻的第二端接入所述電源電壓，所述第二電容的第二端接地。
4.根據權利要求1所述的射頻靜電防護電路，其特征在于，所述射頻器件包括第一PMOS管，所述第一PMOS管的柵極接入射頻芯片的信號端口，所述第一PMOS管的漏極連接所述第一NMOS管的漏極，所述第一PMOS管的源極耦接所述第一電源電壓或所述第二電源電壓。
5.根據權利要求4所述的射頻靜電防護電路，其特征在于，所述第一PMOS管的源極
6.根據權利要求5所述的射頻靜電防護電路，其特征在于，所述射頻靜電防護電路還包括去耦電容，所述第三NMOS管的源極通過所述去耦電容接地。
7.根據權利要求1所述的射頻靜電防護電路，其特征在于，所述第一電源電壓和所述第二電源電壓為同一個電源電壓，或者，所述第一電源電壓和所述第二電源電壓為不同的電源電壓，且所述第二電源電壓由線性穩壓器提供。
8.一種射頻靜電防護系統，其特征在于，包括電源鉗位電路、第一二極管、第二二極管以及權利要求1-7中任一項所述的射頻靜電防護電路，所述電源鉗位電路接入在所述第一電源電壓和地之間，所述第一二極管的陽極接地，所述第一二極管的陰極連接所述第二二極管的陽極，所述第二二極管的陰極接入所述第一電源電壓，所述第二二極管的陽極接入射頻芯片的信號端口。
9.根據權利要求8所述的射頻靜電防護系統，其特征在于，所述電源鉗位電路包括第三電阻、第三電容、反相器、第四NMOS管以及第三二極管，所述第三電阻的第一端接入所述第一電源電壓，所述第三電阻的第二端通過所述第三電容接地，所述第三電阻的第二端連接所述反相器的輸入端，所述反相器的輸出端連接所述第四NMOS管的柵極，所述第四NMOS管的漏極接入所述第一電源電壓，所述第四NMOS管的源極接地，所述第三二極管的陽極接地，所述第三二極管的陰極接入所述第一電源電壓。
10.根據權利要求8所述的射頻靜電防護系統，其特征在于，所述反相器包括第二PMOS管和第五NMOS管，所述第二PMOS管的源極接入所述第一電源電壓，所述第五NMOS管的源極接地，所述第二PMOS管的柵極和所述第五NMOS管的柵極連接并作為所述反相器的輸入端，所述第二PMOS管的漏極和所述第五NMOS管的漏極連接并作為所述反相器的輸出端。
...【技術特征摘要】
1.一種射頻靜電防護電路，其特征在于，包括第一nmos管、第二nmos管和第三nmos管，所述第一nmos管為深n阱nmos管；
2.根據權利要求1所述的射頻靜電防護電路，其特征在于，所述第一rc網絡包括第一電阻和第一電容，所述第一電阻的第一端和所述第一電容的第一端共同連接后接入所述第二nmos管的柵極，所述第一電阻的第二端接入所述電源電壓，所述第一電容的第二端接地。
3.根據權利要求1所述的射頻靜電防護電路，其特征在于，所述第二rc網絡包括第二電阻和第二電容，所述第二電阻的第一端和所述第二電容的第一端共同連接后接入所述第三nmos管的柵極，所述第二電阻的第二端接入所述電源電壓，所述第二電容的第二端接地。
4.根據權利要求1所述的射頻靜電防護電路，其特征在于，所述射頻器件包括第一pmos管，所述第一pmos管的柵極接入射頻芯片的信號端口，所述第一pmos管的漏極連接所述第一nmos管的漏極，所述第一pmos管的源極耦接所述第一電源電壓或所述第二電源電壓。
5.根據權利要求4所述的射頻靜電防護電路，其特征在于，所述第一pmos管的源極和所述第一pmos管的體端連接所述第三nmos管的源極。
6.根據權利要求5所述的射頻靜電防護電路，其特征在于，所述射頻靜電防護電路還包括去耦電容，所述第三nmos管的源極通過所述去耦電容接地。
7.根據權利要求1所述的射頻靜電防護電路，其特征在于，所述第一電源電壓和所述...
【專利技術屬性】
技術研發人員：祁韻，曹誼，肖家偉，
申請(專利權)人：玏芯科技廣州有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。