【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及控制電路，具體地涉及一種斷電計時電路及電器設(shè)備。
技術(shù)介紹
1、電器設(shè)備在正常工作時，可以通過內(nèi)部計時器等元件進行計時工作；而在電器設(shè)備斷電時，若仍需要對斷電時間進行記錄，則需要輔助儲能單元在整體電器設(shè)備斷電時，單獨為設(shè)備內(nèi)部具有計時功能的元件進行供電，例如計算機主板上設(shè)置的紐扣電池在計算機斷電后還能夠為主板進行供電。
2、圖1是現(xiàn)有技術(shù)中一種控制芯片的斷電計時電路。如圖1所示，控制芯片m0與外接交流電源的電源信號pg連接，在控制芯片m0正常工作時，由外部交流電源進行供電。而且控制芯片m0的直流電源端vdd和接地端gnd之間還連接有外部供電電容c0，當控制芯片m0斷電即外接交流電源斷開時，外部供電電容c0開始為整個控制芯片m0供電，使得控制芯片m0在外接交流電源斷電的情況下仍能夠持續(xù)工作一段時間，例如計時一段時間；當控制芯片m0恢復供電即控制芯片m0檢測到外部電源信號恢復后，控制芯片m0即可根據(jù)外部電源信號斷開和恢復的時間計算得到控制芯片m0的外部電源本次斷電的斷電時間。
3、上述現(xiàn)有技術(shù)中，外部供電電容c0需要在外部電源斷電時，維持整個控制芯片m0工作一段時間，就需要外部供電電容c0等儲能元件有著較大的電容量才能盡可能維持對控制芯片m0更長時間的供電，通常外部供電電容c0的電容量需要達到幾百μf及以上。相應(yīng)地，該外部供電電容c0即儲能元件的體積和成本就會增加，整體控制芯片m0的斷電計時電路的體積也會增加，不利于控制芯片m0的斷電計時電路以及搭載該斷電計時電路的電器元件整體的小型化設(shè)計。p>
技術(shù)實現(xiàn)思路
1、針對以上問題，本專利技術(shù)提供了一種斷電計時電路及電器設(shè)備。本專利技術(shù)中的控制芯片的斷電計時電路，通過結(jié)構(gòu)簡單的外接電路進行計時，無需在斷電時為整個控制芯片供電，從而能夠采用電容量和體積更小的儲能元件，以減少控制電路的體積。
2、本專利技術(shù)的技術(shù)方案中，提供了一種控制芯片的斷電計時電路，控制芯片的電源端連接電源信號，包括：跟隨回路，跟隨回路的輸出端連接控制芯片的輸入端；單向?qū)ɑ芈罚瑔蜗驅(qū)ɑ芈返膶ǘ诉B接控制芯片的輸出端，單向?qū)ɑ芈返慕刂苟诉B接跟隨回路的輸入端；計時回路，計時回路連接于單向?qū)ɑ芈返慕刂苟撕透S回路的輸入端之間。
3、根據(jù)本專利技術(shù)的技術(shù)方案，在控制芯片正常工作時，電源信號通過電源端輸入控制芯片中；而在控制芯片的外接電源斷電即控制芯片檢測到無電源信號時，控制芯片通過輸出端向計時電路輸出控制信號，計時電路開始工作，計時電路的工作電壓隨著放電時間開始降低，當控制芯片的電源端的電源信號恢復后，控制芯片即刻檢測控制芯片的輸入端的電壓信號，計時電路的工作電壓可以通過跟隨回路無損耗地傳遞至控制芯片的輸入端，即可根據(jù)計時電路的工作電壓隨時間的變化關(guān)系計算得到放電時間即控制芯片的斷電時間。上述控制芯片的斷電計時電路結(jié)構(gòu)簡單，僅在需要小功率的計時電路進行放電計時，即可實現(xiàn)控制芯片的外置斷電計時電路，能夠方便準確地測量控制芯片的斷電時間。同時能夠采用電容量和體積更小的儲能元件，以減少整體控制芯片的斷電計時電路的體積。
4、優(yōu)選地，在本專利技術(shù)的技術(shù)方案中，計時回路包括電容和放電負載，電容的一端連接于單向?qū)ɑ芈返慕刂苟撕透S回路的輸入端之間；放電負載，與電容并聯(lián)。
5、根據(jù)本專利技術(shù)的技術(shù)方案，在控制芯片的外接電源斷電時，控制芯片通過輸出端向電容輸出控制信號，電容和并聯(lián)的放電負載組成放電回路，電容開始放電，電容的電量隨著放電時間開始降低，使得放電負載兩端的電壓值也隨著放電時間開始降低；當控制芯片的電源端的電源信號恢復后，控制芯片即刻檢測控制芯片的輸入端的電壓信號，放電負載兩端的電壓值可以通過跟隨回路無損耗地傳遞至控制芯片的輸入端，即可根據(jù)放電負載兩端的電壓值隨時間的變化關(guān)系計算得到放電時間即控制芯片的斷電時間。上述控制芯片的斷電計時電路結(jié)構(gòu)簡單，僅在需要小容量電容與適配的放電負載組成小容量電容放電電路，即可實現(xiàn)控制芯片的外置斷電計時電路，能夠方便準確地測量控制芯片的斷電時間。同時能夠采用電容量和體積更小的電容作為儲能元件，以減少整體控制芯片的斷電計時電路的體積。
6、優(yōu)選地，本專利技術(shù)的技術(shù)方案中，斷電計時電路中電容的電容量為nf級。采用電容量低的電容即采用體積更小的電容，能夠進一步地減少斷電計時電路的體積，以使整體電路進一步地小型化緊湊化，并進一步地降低生產(chǎn)制造成本。
7、優(yōu)選地，本專利技術(shù)的技術(shù)方案中，斷電計時電路中的跟隨回路包括運算放大器，運算放大器的同相輸入端連接控制芯片的輸出端，運算放大器的反相輸入端和輸出端連接控制芯片的輸入端。
8、根據(jù)本專利技術(shù)的技術(shù)方案，通過反相輸入端和輸出端相連的運算放大器構(gòu)成電壓跟隨回路，根據(jù)使輸出端的電壓與輸入端的電壓保持一致的同時，利用其高輸入阻抗的特性隔絕輸入端和輸出端，使得電容放電時的負載有且僅有與其并聯(lián)的放電負載，以保證根據(jù)電壓計算放電時間的準確性。并且，運算放大器本身的結(jié)構(gòu)簡單、體積小巧，有利于整體斷電計時電路的小型化低成本設(shè)計。
9、進一步地，本專利技術(shù)的技術(shù)方案中，斷電計時電路還包括限流電阻，連接于電容和跟隨回路之間。
10、根據(jù)本專利技術(shù)的技術(shù)方案，限流電阻設(shè)置在運算放大器的輸入端，從而起到調(diào)節(jié)流入運算放大器的電流大小的作用。
11、優(yōu)選地，本專利技術(shù)的技術(shù)方案中，斷電計時電路中的單向?qū)ɑ芈钒ǘO管，二極管的正極連接控制芯片的輸出端，二極管的負極連接電容的正極端。
12、根據(jù)本專利技術(shù)的技術(shù)方案，利用二極管自身的導通截止特性，在充電過程中，可以保證rc電壓瞬間達到要求值，在放電過程中，避免電容電量通過控制芯片的輸出端回流向控制芯片，從而可以得到較高的計時精度。并且，二極管本身有著體積小成本低等優(yōu)點，有利于整體斷電計時電路的小型化低成本設(shè)計。
13、本專利技術(shù)的技術(shù)方案提供的斷電計時電路中，控制芯片能夠執(zhí)行斷電計時方法，斷電計時方法包括：放電步驟，控制芯片檢測到電源端無電源信號時，控制芯片的輸出端發(fā)出放電信號，電容進行放電；檢測步驟，控制芯片檢測到電源端的電源信號恢復后，控制芯片的輸入端檢測輸入信號；斷電時間確定步驟，根據(jù)輸入信號與預設(shè)的斷電計時曲線，確定控制芯片的電源端的斷電時間。
14、根據(jù)本專利技術(shù)的技術(shù)方案，通過上述斷電計時方法，能夠?qū)崿F(xiàn)控制芯片的斷電計時電路外置，并且通過結(jié)構(gòu)簡單成本低廉的外置斷電計時電路實現(xiàn)控制芯片斷電時間的精準檢測計算。
15、優(yōu)選地，本專利技術(shù)的技術(shù)方案中，斷電計時電路的斷電計時方法還包括：充電還原步驟，在檢測步驟完成后，控制芯片的輸出端輸出充電信號，電容進行充電至電量充滿。
16、根據(jù)本專利技術(shù)的技術(shù)方案，通過上述充電還原步驟能夠在控制芯片連接的電源信號恢復后，及時使電容電量充滿，以備下一次使用。
17、優(yōu)選地，本專利技術(shù)的技術(shù)方案提供的斷電計時電路中，控制芯片能夠執(zhí)行斷電計時曲線的生成方法，斷電計時曲線的生成方法包括：放電步驟，控制芯片的輸出端發(fā)出放電信號，電容進行本文檔來自技高網(wǎng)...
【技術(shù)保護點】
1.一種控制芯片的斷電計時電路，所述控制芯片的電源端連接電源信號，其特征在于，所述斷電計時電路包括：
2.如權(quán)利要求1所述的斷電計時電路，其特征在于，所述計時回路包括
3.如權(quán)利要求2所述的斷電計時電路，其特征在于，所述電容的電容量為nF級。
4.如權(quán)利要求1所述的斷電計時電路，其特征在于，所述跟隨回路包括運算放大器，所述運算放大器的同相輸入端連接所述單向?qū)ɑ芈返慕刂苟耍鲞\算放大器的反相輸入端和輸出端分別連接所述控制芯片的所述輸入端。
5.如權(quán)利要求1所述的斷電計時電路，其特征在于，還包括限流電阻，連接于所述計時回路和所述跟隨回路的輸入端之間。
6.如權(quán)利要求1所述的斷電計時電路，其特征在于，所述單向?qū)ɑ芈钒ǘO管，所述二極管的正極連接所述控制芯片的輸出端，所述二極管的負極連接所述跟隨回路的輸入端。
7.如權(quán)利要求1-6任一項所述的斷電計時電路，其特征在于，所述控制芯片能夠執(zhí)行斷電計時方法，所述斷電計時方法包括：
8.如權(quán)利要求7所述的斷電計時電路，其特征在于，所述斷電計時方法還包括：<...
【技術(shù)特征摘要】
1.一種控制芯片的斷電計時電路，所述控制芯片的電源端連接電源信號，其特征在于，所述斷電計時電路包括：
2.如權(quán)利要求1所述的斷電計時電路，其特征在于，所述計時回路包括
3.如權(quán)利要求2所述的斷電計時電路，其特征在于，所述電容的電容量為nf級。
4.如權(quán)利要求1所述的斷電計時電路，其特征在于，所述跟隨回路包括運算放大器，所述運算放大器的同相輸入端連接所述單向?qū)ɑ芈返慕刂苟耍鲞\算放大器的反相輸入端和輸出端分別連接所述控制芯片的所述輸入端。
5.如權(quán)利要求1所述的斷電計時電路，其特征在于，還包括限流電阻，連接于所述計時回路和所述跟隨回路的輸入端之間。
6....
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：劉超，朱正，李世春，趙震宇，
申請(專利權(quán))人：松下電氣機器北京有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。