【技術實現步驟摘要】
本申請涉及存儲，尤其涉及一種基于鐵電場效應晶體管的存儲裝置及其制作方法。
技術介紹
1、隨著信息技術的飛速發展，互聯網和移動設備得到了前所未有的普及，導致了信息的爆炸式增長，大數據、云計算、高清視頻、物聯網等領域對數據的存儲提出了更高的要求，其中，大容量存儲成為必需要求，以滿足海量數據的高效存儲、快速訪問與長期保留，從而支撐業務連續性和創新發展，確保信息時代的順暢運行與持續進步。
2、目前，為了應對大容量存儲的需求，現有企業通常采取增加存儲單元的層數來滿足傳統基于電荷俘獲的3d?nand閃存在大容量存儲方面的需求。然而，這種方法存在多重挑戰：首先，隨著3d?nand層數的增加，其制造過程變得更為復雜和成本高昂；其次，存儲單元層數的增加會使得層間干擾增加，從而影響數據的可靠性與性能；而且，隨著存儲單元層數的增加，熱管理問題也隨之加劇，使得包括該3d?nand存儲器的芯片散熱難度增大；并且，繼續縮小單元尺寸也面臨物理極限的挑戰，這限制了存儲密度的進一步提高。
3、鐵電場效應晶體管（fefet）作為一種新興技術，以其快速的讀寫速度、超低的功耗和良好的cmos兼容性而受到廣泛的關注，被認為是高性能存儲器有力的候選者之一。但是，目前鉿基鐵電晶體管的存儲裝置的存儲窗口過小，嚴重制約了其應用潛力。
技術實現思路
1、鑒于上述問題，本申請提供了一種基于鐵電場效應晶體管的存儲裝置及其制作方法，以增大基于鐵電場效應晶體管的存儲裝置的存儲窗口，從而采取多值存儲的方式實現高密度存儲
2、一種基于鐵電場效應晶體管的存儲裝置，該存儲裝置包括：
3、半導體襯底；
4、位于所述半導體襯底一側的底部選通晶體管；
5、位于所述底部選通晶體管遠離所述半導體襯底一側的控制柵堆疊結構，所述控制柵堆疊結構包括：多層交錯排布的柵極隔離層和柵電極層，所述控制柵堆疊結構中具有貫穿所述控制柵堆疊結構的第一通道孔；
6、位于所述第一通道孔側壁的柵疊層，所述柵疊層包括沿所述控制柵堆疊結構至所述第一通道孔方向層疊的電介質插層、鐵電層和底部界面層；
7、位于所述柵疊層遠離所述控制柵堆疊結構一側的第一溝道層和第一溝道隔離層；
8、位于所述控制柵堆疊結構遠離所述底部選通晶體管一側的頂部選通晶體管。
9、可選的，所述電介質插層為al2o3層、sio2層、hfo2層、zro2層或tio2層以及它們的任意組合。
10、可選的，所述電介質插層的厚度取值范圍為1?nm～15nm。
11、可選的，所述電介質插層的形成工藝為原子層沉積工藝或化學氣相沉積工藝。
12、可選的，所述底部界面層為sio2層、al2o3層、hfo2層、tio2層或zro2層。
13、可選的，所述鐵電層為hfzro層或hfsio2層。
14、一種基于鐵電場效應晶體管的存儲裝置的制作方法，包括：
15、在半導體襯底一側形成底部選通晶體管；
16、在所述底部選通晶體管遠離所述半導體襯底一側形成控制柵堆疊結構，所述控制柵堆疊結構包括：多層交錯排布的柵極隔離層和柵電極層，所述控制柵堆疊結構中具有貫穿所述控制柵堆疊結構的第一通道孔；
17、在所述第一通道孔的側壁形成柵疊層，所述柵疊層包括沿所述控制柵堆疊結構至所述第一通道孔方向層疊的電介質插層、鐵電層和底部界面層；
18、在所述柵疊層遠離所述控制柵堆疊結構一側形成第一溝道層和第一溝道隔離層；
19、在所述控制柵堆疊結構遠離所述底部選通晶體管一側形成頂部選通晶體管。
20、可選的，所述電介質插層為al2o3層、sio2層、hfo2層、zro2層或tio2層以及它們的任意組合；所述電介質插層的形成工藝為原子層沉積工藝或化學氣相沉積工藝。
21、可選的，所述底部界面層為sio2層、al2o3層、hfo2層、tio2層或zro2層。
22、可選的，該制作方法還包括：在頂部選通晶體管形成后，對頂部選通晶體管形成后的結構進行退火，以形成鐵電相；其中，退火溫度取值范圍為300?℃~900?℃，退火時間取值范圍為10s~300s。
23、本申請實施例所提供的基于鐵電場效應晶體管的多值存儲裝置，在所述鐵電層和所述控制柵堆疊結構之間增加了一層頂部電介質插層，所述頂部電介質插層位于所述控制柵堆疊結構中的柵電極層和柵疊層中的鐵電層之間，從而可以利用鐵電層自發極化ps的存在誘導柵電極層向頂部電介質插層和鐵電層的界面以及電介質插層內部的缺陷位點注入電荷，這一部分電荷與第一溝道層向底部界面層和鐵電層界面上的注入電荷極性相反，有利于基于鐵電場效應晶體管的存儲裝置形成較大的存儲窗口，從而通過多值存儲來實現基于鐵電場效應晶體管的存儲裝置的高密度存儲，降低每比特成本。
本文檔來自技高網...【技術保護點】
1.一種基于鐵電場效應晶體管的存儲裝置，其特征在于，該存儲裝置包括：
2.根據權利要求1所述的存儲裝置，其特征在于，所述電介質插層為Al2O3層、SiO2層、HfO2層、ZrO2層或TiO2層以及它們的任意組合。
3.根據權利要求2所述的存儲裝置，其特征在于，所述電介質插層的厚度取值范圍為1nm～15nm。
4.根據權利要求1所述的存儲裝置，其特征在于，所述電介質插層的形成工藝為原子層沉積工藝或化學氣相沉積工藝。
5.根據權利要求1所述的存儲裝置，其特征在于，所述底部界面層為SiO2層、Al2O3層、HfO2層、TiO2層或ZrO2層。
6.根據權利要求1所述的存儲裝置，其特征在于，所述鐵電層為HfxZr1-xO2層或者HfxSi1-xO2層。
7.一種基于鐵電場效應晶體管的存儲裝置的制作方法，其特征在于，包括：
8.根據權利要求7所述的制作方法，其特征在于，所述電介質插層為Al2O3層、SiO2層、HfO2層、ZrO2層或TiO2層以及它們的任意組合；所述電介質插層的形成工藝為原子層沉積工藝或化
9.根據權利要求7所述的制作方法，其特征在于，所述底部界面層為SiO2層、Al2O3層、HfO2層、TiO2層或ZrO2層。
10.根據權利要求7所述的制作方法，其特征在于，該制作方法還包括：在頂部選通晶體管形成后，對頂部選通晶體管形成后的結構進行退火，以形成鐵電相；其中，退火溫度取值范圍為300℃~900℃，退火時間取值范圍為10S~300S。
...【技術特征摘要】
1.一種基于鐵電場效應晶體管的存儲裝置，其特征在于，該存儲裝置包括：
2.根據權利要求1所述的存儲裝置，其特征在于，所述電介質插層為al2o3層、sio2層、hfo2層、zro2層或tio2層以及它們的任意組合。
3.根據權利要求2所述的存儲裝置，其特征在于，所述電介質插層的厚度取值范圍為1nm～15nm。
4.根據權利要求1所述的存儲裝置，其特征在于，所述電介質插層的形成工藝為原子層沉積工藝或化學氣相沉積工藝。
5.根據權利要求1所述的存儲裝置，其特征在于，所述底部界面層為sio2層、al2o3層、hfo2層、tio2層或zro2層。
6.根據權利要求1所述的存儲裝置，其特征在于，所述鐵電層為hfxzr1-xo2層或者hf...
【專利技術屬性】
技術研發人員：王曉磊，胡濤，白明凱，柴俊帥，徐昊，王文武，葉甜春，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。