【技術實現步驟摘要】
本專利技術涉及半導體，尤其涉及一種半導體器件。
技術介紹
1、三維疊層互補晶體管包括垂直堆疊的n型晶體管和p型晶體管，消除了n型晶體管和p型晶體管的橫向間距，其允許進一步增大有效溝道寬度，從而利于提升半導體器件的工作性能和集成度。
2、但是，現有的三維疊層互補晶體管中，上層環柵晶體管和下層環柵晶體管包括的柵堆疊結構之間的寄生電容較大，導致三維疊層互補晶體管的交流特性較差。
技術實現思路
1、本專利技術的目的在于提供一種半導體器件，用于通過第一環柵晶體管包括的柵堆疊結構和/或第二環柵晶體管包括的柵堆疊結構位于交替層疊的第一介質隔離層和第二介質隔離層的外周，降低柵堆疊結構之間的寄生電容，改善半導體器件的交流特性。
2、為了實現上述目的，本專利技術提供了一種半導體器件，該半導體器件包括：半導體基底、第一環柵晶體管、第二環柵晶體管、絕緣層、以及第一介質隔離層和第二介質隔離層。第一環柵晶體管設置在半導體基底上。第二環柵晶體管設置在第一環柵晶體管的上方。第二環柵晶體管和第一環柵晶體管的導電類型相反。絕緣層設置在第一環柵晶體管包括的源/漏區與第二環柵晶體管包括的源/漏區之間。沿半導體基底的厚度方向，第一介質隔離層和第二介質隔離層交替層疊設置在第一環柵晶體管包括的溝道區和第二環柵晶體管包括的溝道區之間。第一環柵晶體管包括的柵堆疊結構和/或第二環柵晶體管包括的柵堆疊結構位于交替層疊的第一介質隔離層和第二介質隔離層的外周，交替層疊的第一介質隔離層和第二介質隔離層中位于底層和頂層
3、采用上述技術方案的情況下，本專利技術提供的半導體器件中，絕緣層可以將沿半導體基底的厚度方向間隔設置、且導電類型相反的兩個源/漏區電性隔離開，提高半導體器件的電學可靠性。另外，在第一環柵晶體管包括的溝道區和第二環柵晶體管包括的溝道區之間不僅設置有降低漏電和干擾的第一介質隔離層，并且還設有與第一介質隔離層交替層疊設置的第二介質隔離層。此時，雖然為了確保絕緣層具有足夠的絕緣特性使得第一環柵晶體管和第二環柵晶體管的間距較大，并且溝道區之間存在沿半導體基底的厚度方向間隔分布的多層第一介質隔離層，但是第二介質隔離層的存在可以將相鄰第一介質隔離層之間的空隙填充滿。此時，在形成柵堆疊結構時，第二介質隔離層的存在可以阻擋柵堆疊結構填充在相鄰層第一介質隔離層之間的空隙內，使得第一環柵晶體管包括的柵堆疊結構和/或第二環柵晶體管包括的柵堆疊結構只是位于交替層疊的第一介質隔離層和第二介質隔離層的外周，從而可以增大中部介質的厚度，利于降低柵堆疊結構之間的寄生電容，改善半導體器件的交流特性。
4、在一種示例中，上述第一介質隔離層和第二介質隔離層非一體成型。
5、在一種示例中，上述第二介質隔離層的材料和第一介質隔離層的材料相同。
6、在一種示例中，上述第二介質隔離層的材料的介電常數小于第一介質隔離層的材料的介電常數。
7、在一種示例中，上述第一介質隔離層的材料包括：sin、sico和sicon中的至少一種。
8、在一種示例中，上述第二介質隔離層的材料包括：sio2、sin、sico、sicon和sio2-sif4中的至少一種。
9、在一種示例中，上述第一介質隔離層和/或第二介質隔離層的厚度大于等于10nm、且小于等于30nm。
10、在一種示例中，上述半導體器件還包括柵極側墻。柵極側墻至少設置在柵堆疊結構沿自身長度方向的兩側。柵極側墻和第一介質隔離層一體成型。
11、或，半導體器件還包括柵極側墻。柵極側墻至少設置在柵堆疊結構沿自身長度方向的兩側。柵極側墻包括沿柵堆疊結構的長度方向層疊設置的第一側墻和第二側墻。第二側墻設置在第一側墻背離柵堆疊結構的一側。第一側墻和第一介質隔離層一體成型，第二側墻和第二介質隔離層一體成型。
12、在一種示例中，上述第一環柵晶體管和/或第二環柵晶體管還包括內側墻。內側墻設置在柵堆疊結構和源/漏區之間。
13、在一種示例中，上述第一環柵晶體管和第二環柵晶體管包括的內側墻一體成型。
14、在一種示例中，上述第一環柵晶體管包括的柵堆疊結構的材料不同于第二環柵晶體管包括的柵堆疊結構的材料。
本文檔來自技高網...【技術保護點】
1.一種半導體器件，其特征在于，包括：半導體基底；
2.根據權利要求1所述的半導體器件，其特征在于，所述第一介質隔離層和所述第二介質隔離層非一體成型。
3.根據權利要求1所述的半導體器件，其特征在于，所述第二介質隔離層的材料和所述第一介質隔離層的材料相同。
4.根據權利要求1所述的半導體器件，其特征在于，所述第二介質隔離層的材料的介電常數小于所述第一介質隔離層的材料的介電常數。
5.根據權利要求1所述的半導體器件，其特征在于，所述第一介質隔離層的材料包括：SiN、SiCO和SiCON中的至少一種；
6.根據權利要求1所述的半導體器件，其特征在于，所述第一介質隔離層和/或所述第二介質隔離層的厚度大于等于10nm、且小于等于30nm。
7.根據權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括柵極側墻；所述柵極側墻至少設置在所述柵堆疊結構沿自身長度方向的兩側；所述柵極側墻和所述第一介質隔離層一體成型；
8.根據權利要求1所述的半導體器件，其特征在于，所述第一環柵晶體管和/或所述第二環柵晶體管
9.根據權利要求8所述的半導體器件，其特征在于，所述第一環柵晶體管和所述第二環柵晶體管包括的內側墻一體成型。
10.根據權利要求1～9任一項所述的半導體器件，其特征在于，所述第一環柵晶體管包括的柵堆疊結構的材料不同于所述第二環柵晶體管包括的柵堆疊結構的材料。
...【技術特征摘要】
1.一種半導體器件，其特征在于，包括：半導體基底；
2.根據權利要求1所述的半導體器件，其特征在于，所述第一介質隔離層和所述第二介質隔離層非一體成型。
3.根據權利要求1所述的半導體器件，其特征在于，所述第二介質隔離層的材料和所述第一介質隔離層的材料相同。
4.根據權利要求1所述的半導體器件，其特征在于，所述第二介質隔離層的材料的介電常數小于所述第一介質隔離層的材料的介電常數。
5.根據權利要求1所述的半導體器件，其特征在于，所述第一介質隔離層的材料包括：sin、sico和sicon中的至少一種；
6.根據權利要求1所述的半導體器件，其特征在于，所述第一介質隔離層和/或所述第二介質隔離層的厚度大于等于10...
【專利技術屬性】
技術研發人員：李永亮，孫龍雨，雒懷志，羅軍，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。