【技術實現步驟摘要】
本申請涉及電子芯片，尤其涉及一種芯片電路的時序分析方法及相關裝置。
技術介紹
1、芯片電路廣泛應用于各種電子設備中，如手機、電腦、平板電腦、電視機、汽車電子、智能家居等。隨著科技的不斷進步和發展，芯片電路的性能和集成度不斷提高，對于芯片電路的時序分析難度和時間開銷顯著增高，如何加速芯片電路時序分析是本領域技術人員亟待解決的技術難題。
技術實現思路
1、鑒于上述問題，本申請提供了一種芯片電路的時序分析方法及相關裝置，以實現提高芯片電路時序分析速度的目的。具體方案如下：
2、本申請第一方面提供一種芯片電路的時序分析方法，包括：
3、從待分析的芯片電路的電路網表中提取同構路徑，得到多個路徑集合；
4、對于每一個所述路徑集合，基于所述路徑集合中目標路徑的延時值，獲取所述路徑集合的延時值，所述目標路徑包括至少一條路徑；
5、基于延時值與滿足預設的時序條件的難度的相關關系，將所述路徑集合按照滿足所述時序條件的難度從大到小排序，得到路徑集合序列；
6、按照在所述時序條件對應的路徑集合序列中序位從小到大，判斷所述路徑集合中每一條路徑是否滿足所述時序條件，直至所述路徑集合中不存在不滿足所述時序條件的路徑，輸出所述芯片電路的時序分析結果，所述芯片電路的時序分析結果包括所有不滿足所述時序條件的路徑。
7、在一種可能的實現中，所述時序條件包括保持時間條件和建立時間條件；
8、所述基于延時值與滿足預設的時序條件的難度的相關關
9、對于所述保持時間條件，將各個所述路徑集合按照延時值從小到大排序得到第一路徑集合序列；
10、對于所述建立時間條件，將各個所述路徑集合按照延時值從大到小排序得到第二路徑集合序列。
11、在一種可能的實現中，基于所述路徑集合中目標路徑的延時值，獲取所述路徑集合的延時值，包括：
12、從所述路徑集合中選擇至少一條路徑作為目標路徑；
13、估算各所述目標路徑的延時值；
14、將所述目標路徑的延時值的平均值作為所述路徑集合的延時值。
15、在一種可能的實現中，路徑集合的延時值包括延遲最小值和延遲最大值，所述基于所述路徑集合中目標路徑的延時值，獲取所述路徑集合的延時值，包括：
16、從所述路徑集合中選擇至少一條路徑作為目標路徑；
17、估算各所述目標路徑的延時值的最大值和最小值；
18、將第一目標路徑的延遲值的最小值作為所述路徑集合的延遲最小值，所述第一目標路徑為在所述目標路徑中，延遲值的最小值最小的路徑；
19、將第二目標路徑的延遲值的最大值作為所述路徑集合的延遲最大值，所述第二目標路徑為在所述目標路徑中，延遲值的最大值最大的路徑。
20、在一種可能的實現中，對于所述保持時間條件，將各個所述路徑集合按照延時值從小到大排序得到第一路徑集合序列，包括：
21、對于所述保持時間條件，將各個所述路徑集合按照最小延時值從小到大排序得到第一路徑集合序列；
22、所述對于所述建立時間條件，將各個所述路徑集合按照延時值從大到小排序得到第二路徑集合序列，包括：
23、對于所述建立時間條件，將各個所述路徑集合按照最大延時值從大到小排序得到第二路徑集合序列。
24、在一種可能的實現中，按照在所述時序條件對應的路徑集合序列中序位從小到大，判斷所述路徑集合中每一條路徑是否滿足所述時序條件，直至所述路徑集合中不存在不滿足所述時序條件的路徑，輸出所述芯片電路的時序分析結果，包括：
25、按照在所述第一路徑集合序列中序位從小到大，判斷各所述路徑集合中每一條路徑是否滿足所述保持時間條件，直至確定連續預設集合數量的所述路徑集合中不存在不滿足所述保持時間條件的路徑時，得到所述芯片電路的保持時間分析結果，所述保持時間分析結果包括不滿足所述保持時間條件的路徑；
26、按照在所述第二路徑集合序列中序位從小到大，判斷各所述路徑集合中每一條路徑是否滿足所述建立時間條件，直至確定連續預設集合數量的所述路徑集合中不存在不滿足建立時間條件的路徑時得到所述芯片電路的建立時間分析結果，所述建立時間分析結果包括不滿足所述建立時間條件的路徑；
27、獲取所述芯片電路的時序分析結果，所述時序分析結果包括所述保持時間分析結果和所述建立時間分析結果。
28、本申請第二方面提供一種芯片電路的時序分析裝置，包括：
29、路徑集合劃分單元，從待分析的芯片電路的電路網表中提取同構路徑，得到多個路徑集合；
30、延時特征計算單元，用于對于每一個所述路徑集合，基于所述路徑集合中目標路徑的延時值，獲取所述路徑集合的延時值，所述目標路徑包括至少一條路徑；
31、集合排序單元，用于基于各個所述路徑集合的延時值與滿足預設的時序條件的難度的相關關系，將所述路徑集合按照滿足所述時序條件的難度從大到小排序，得到路徑集合序列；
32、時序分析單元，用于按照在所述時序條件對應的路徑集合序列中序位從小到大，判斷所述路徑集合中每一條路徑是否滿足所述時序條件，直至所述路徑集合中不存在不滿足所述時序條件的路徑，輸出所述芯片電路的時序分析結果，所述芯片電路的時序分析結果包括所有不滿足所述時序條件的路徑。
33、本申請第三方面提供一種計算機程序產品，包括計算機可讀指令，當所述計算機可讀指令在電子設備上運行時，使得所述電子設備實現上述第一方面或第一方面任一實現方式的芯片電路的時序分析方法。
34、本申請第四方面提供一種電子設備，包括至少一個處理器和與所述處理器連接的存儲器，其中：
35、所述存儲器用于存儲計算機程序；
36、所述處理器用于執行所述計算機程序，以使所述電子設備能夠實現上述第一方面或第一方面任一實現方式的芯片電路的時序分析方法。
37、本申請第五方面提供一種計算機存儲介質，所述存儲介質承載有一個或多個計算機程序，當所述一個或多個計算機程序被電子設備執行時，能夠使所述電子設備上述第一方面或第一方面任一實現方式的芯片電路的時序分析方法。
38、借由上述技術方案，本申請提供的一種芯片電路的時序分析方法及相關裝置，從待分析的芯片電路的電路網表中提取同構路徑，得到多個路徑集合，對于每一個路徑集合，基于路徑集合中目標路徑的延時值，獲取路徑集合的延時值，基于各個路徑集合的延時值與滿足時序條件的難度的相關關系，將路徑集合按照滿足時序條件的難度從大到小排序，得到路徑集合序列，按照在時序條件對應的路徑集合序列中序位從小到大，判斷路徑集合中每一條路徑是否滿足時序條件，直至路徑集合中不存在不滿足時序條件的路徑，輸出芯片電路的時序分析結果，芯片電路的時序分析結果包括不滿足時序條件的路徑，由于，與滿足時序條件的難度存在相關關系的本文檔來自技高網...
【技術保護點】
1.一種芯片電路的時序分析方法，其特征在于，包括：
2.根據權利要求1所述的芯片電路的時序分析方法，其特征在于，所述時序條件包括保持時間條件和建立時間條件；
3.根據權利要求2所述的芯片電路的時序分析方法，其特征在于，所述基于所述路徑集合中目標路徑的延時值，獲取所述路徑集合的延時值，包括：
4.根據權利要求2所述的芯片電路的時序分析方法，其特征在于，所述路徑集合的延時值包括延遲最小值和延遲最大值，所述基于所述路徑集合中目標路徑的延時值，獲取所述路徑集合的延時值，包括：
5.根據權利要求4所述的芯片電路的時序分析方法，其特征在于，所述對于所述保持時間條件，將各個所述路徑集合按照延時值從小到大排序得到第一路徑集合序列，包括：
6.根據權利要求3或5所述的芯片電路的時序分析方法，其特征在于，所述按照在所述時序條件對應的路徑集合序列中序位從小到大，判斷所述路徑集合中每一條路徑是否滿足所述時序條件，直至所述路徑集合中不存在不滿足所述時序條件的路徑，輸出所述芯片電路的時序分析結果，包括：
7.一種芯片電路的時序分析裝置，
8.一種計算機程序產品，其特征在于，包括計算機可讀指令，當所述計算機可讀指令在電子設備上運行時，使得所述電子設備實現如權利要求1至6中任意一項所述的芯片電路的時序分析方法。
9.一種電子設備，其特征在于，包括至少一個處理器和與所述處理器連接的存儲器，其中：
10.一種計算機存儲介質，其特征在于，所述存儲介質承載有一個或多個計算機程序，當所述一個或多個計算機程序被電子設備執行時，能夠使所述電子設備實現如權利要求1至6中任意一項所述的芯片電路的時序分析方法。
...【技術特征摘要】
1.一種芯片電路的時序分析方法，其特征在于，包括：
2.根據權利要求1所述的芯片電路的時序分析方法，其特征在于，所述時序條件包括保持時間條件和建立時間條件；
3.根據權利要求2所述的芯片電路的時序分析方法，其特征在于，所述基于所述路徑集合中目標路徑的延時值，獲取所述路徑集合的延時值，包括：
4.根據權利要求2所述的芯片電路的時序分析方法，其特征在于，所述路徑集合的延時值包括延遲最小值和延遲最大值，所述基于所述路徑集合中目標路徑的延時值，獲取所述路徑集合的延時值，包括：
5.根據權利要求4所述的芯片電路的時序分析方法，其特征在于，所述對于所述保持時間條件，將各個所述路徑集合按照延時值從小到大排序得到第一路徑集合序列，包括：
6.根據權利要求3或5所述的芯片電路的時序分析方法，其特征在于，...
【專利技術屬性】
技術研發人員：吳玉平，張學連，李志強，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。