【技術實現步驟摘要】
本公開實施例涉及半導體，尤其涉及一種半導體結構及其制備方法。
技術介紹
1、隨著芯片集成度的不斷提升，深溝槽電容器(deep?trench?capacitor，簡稱dtc)的應用越來越廣泛，例如，深溝槽電容器可以應用于存儲單元中，也可以應用于硅轉接板(silicon?interposer)中，用于對電源信號和數據信號進行降噪。
2、相關技術中，通常需要形成與深溝槽電容器的一個電極板連接的導電焊盤，之后通過導電插塞實現導電焊盤與外圍電路的電連接。但是，在制備與深溝槽電容器連接的導電插塞時，易對導電焊盤造成損傷。
技術實現思路
1、鑒于上述問題，本公開實施例提供一種半導體結構及其制備方法，能夠降低對導電焊盤損傷，以及降低導電焊盤與第一導電插塞的接觸電阻。
2、本公開實施例的第一方面提供一種半導體結構，其包括：
3、襯底，所述襯底內具有第一溝槽；
4、電容器，所述電容器設置在所述第一溝槽內，且所述電容器包括依次層疊設置的第一電極層、介電層和第二電極層；
5、導電焊盤，所述導電焊盤設置在所述襯底上，并與所述第一電極層電連接；其中，所述導電焊盤包括層疊設置的補償層和導電層；
6、第一導電插塞，所述第一導電插塞設置在所述襯底上；所述第一導電插塞靠近所述襯底的一端延伸至所述補償層內，并與所述襯底靠近所述補償層的表面之間具有間距。
7、在一些實施例中，所述導電層設置在所述補償層上，且所述補償層的厚度大于所述導電層的
8、在一些實施例中，從所述補償層指向所述襯底的方向，所述第一導電插塞的直徑逐漸減小。
9、在一些實施例中，所述半導體結構還包括第一介質層，所述第一介質層包括第一子介質層和第二子介質層，所述第一子介質層覆蓋在所述第一溝槽的內壁上，所述第二子介質層設置在所述襯底上，并與所述第一子介質層連接；
10、所述第一電極層至少覆蓋在所述第一子介質層上。
11、在一些實施例中，所述第二電極層包括層疊設置的第一子電極層和第二子電極層，所述第一子電極層覆蓋在所述介電層；
12、所述第二子電極層設置在所述第一子電極層所圍成的區域內，且所述第二子電極層內設有第二導電插塞。
13、本公開實施例的第二方面提供一種半導體結構的制備方法，其包括：
14、提供襯底，并在所述襯底內形成第一溝槽；
15、形成電容器和導電焊盤，所述電容器設置在所述第一溝槽內，且所述電容器包括依次層疊設置的第一電極層、介電層和第二電極層；所述導電焊盤設置在所述襯底上，并與所述第一電極層電連接；其中，所述導電焊盤包括層疊設置的補償層和導電層；
16、形成第一導電插塞，所述第一導電插塞設置在所述襯底上；所述第一導電插塞靠近所述襯底的一端延伸至所述補償層內，并與所述襯底靠近所述補償層的表面之間具有間距。
17、在一些實施例中，形成所述電容器和所述導電焊盤的步驟包括：
18、在所述襯底上形成層疊設置的介質材料層和補償材料層，所述介質材料層設置在所述襯底上；
19、在所述第一溝槽內形成依次層疊設置的第一電極材料層、介電層和第二電極層，所述第一電極材料層延伸至所述第一溝槽外并覆蓋在所述補償材料層的頂面上，所述介電層和所述第二電極層依次設置在所述第一電極材料層，所述第一電極材料層與所述第二電極層之間具有臺階面，其中，被所述第二電極層覆蓋的所述第一電極材料層和補償材料層構成第一電極層，未被所述第二電極層覆蓋的所述第一電極材料層構成導電層，未被所述第二電極層覆蓋的所述補償材料層構成補償層。
20、在一些實施例中，在所述襯底上形成層疊設置的第二子介質層和補償層的步驟之后，在所述第一溝槽內形成所述第一電極材料層的步驟之前，還包括：
21、對暴露在所述第一溝槽內的襯底進行氧化處理，以形成第一子介質層，所述第一子介質層與所述第二子介質層連接，以形成第一介質層；其中，位于所述第一溝槽側壁上的所述第一子介質層的厚度，小于位于所述第一溝槽底壁上的所述第一子介質層的厚度。
22、在一些實施例中，在所述第一溝槽內形成依次層疊設置的所述第一電極材料層、所述介電層和所述第二電極層的的步驟包括：
23、在所述第一溝槽的內壁形成第一電極材料層，所述第一電極材料層延伸至所述第一溝槽外，并覆蓋在所述補償材料層；
24、在所述第一電極材料層上形成依次層疊設置的介電材料層和第二電極材料層；
25、至少去除位于所述第一溝槽一側的部分所述第二電極材料層、所述介電材料層、所述第一電極材料層和補償材料層，且保留在所述第一溝槽一側的所述第二電極材料層和所述第一電極材料層之間形成臺階面；其中，暴露出來所述第一電極材料層構成所述導電層，其余保留下來的所述第一電極材料層構成第一電極層，保留下來的所述介電材料層構成介電層，保留下來的所述第二電極材料層構成第二電極層，暴露出來的所述補償材料層構成補償層。
26、在一些實施例中，形成第一導電插塞的步驟中同步形成第二導電插塞，所述第二導電插塞與所述第二子電極層連接，包括：
27、形成第二介質層，所述第二介質層覆蓋在所述襯底上，以及覆蓋位于所述襯底上的各個膜層；
28、圖案化所述第二介質層，以在所述第二介質層形成間隔設置的第一接觸孔和第二接觸孔，所述第一接觸孔至少暴露出所述補償層背離所述襯底的表面，所述第二接觸孔的孔底位于所述第二子電極層內；
29、在所述第一接觸孔內形成第一導電插塞，在所述第二接觸孔內形成第二導電插塞。
30、本公開實施例所提供的半導體結構及其制備方法中，通過對導電焊盤進行改進，導電焊盤包括層疊設置的補償層和導電層，即，在導電層的基礎上增加了補償層，如此可以增加導電焊盤的厚度。在后續形成用于容置第一導電插塞的接觸孔時，導電焊盤可以作為刻蝕停止層，且可以防止導電焊盤被刻穿，進而可以避免第一導電插塞與位于襯底內的其他半導體器件發生電連接，提高了半導體結構的良率。
31、此外，第一導電插塞的底部位于導電焊盤內，第一導電插塞的底面和部分側面均被導電焊盤包裹，可以提高第一導電插塞和導電焊盤的接觸面積，降低了第一導電插塞與導電焊盤的接觸電阻，提高了半導體結構的性能。
32、除了上面所描述的本公開實施例解決的技術問題、構成技術方案的技術特征以及由這些技術方案的技術特征所帶來的有益效果外，本公開實施例提供的半導體結構及其制備方法所能解決的其他技術問題、技術方案中包含的其他技術特征以及這些技術特征帶來的有益效果，將在具體實施方式中作出進一步詳細的說明。
本文檔來自技高網...【技術保護點】
1.一種半導體結構，其特征在于，包括：
2.根據權利要求1所述的半導體結構，其特征在于，所述導電層設置在所述補償層上，且所述補償層的厚度大于所述導電層的厚度。
3.根據權利要求1或2所述的半導體結構，其特征在于，從所述補償層指向所述襯底的方向，所述第一導電插塞的直徑逐漸減小。
4.根據權利要求1或2所述的半導體結構，其特征在于，所述半導體結構還包括第一介質層，所述第一介質層包括第一子介質層和第二子介質層，所述第一子介質層覆蓋在所述第一溝槽的內壁上，所述第二子介質層設置在所述襯底上，并與所述第一子介質層連接；
5.根據權利要求1或2所述的半導體結構，其特征在于，所述第二電極層包括層疊設置的第一子電極層和第二子電極層，所述第一子電極層覆蓋在所述介電層；
6.一種半導體結構的制備方法，其特征在于，包括：
7.根據權利要求6所述的半導體結構的制備方法，其特征在于，形成所述電容器和所述導電焊盤的步驟包括：
8.根據權利要求7所述的半導體結構的制備方法，其特征在于，在所述襯底上形成層疊設置的第二子介質層和補償
9.根據權利要求8所述的半導體結構的制備方法，其特征在于，第一溝槽內形成依次層疊設置的所述第一電極材料層、所述介電層和所述第二電極層的步驟包括：
10.根據權利要求8所述的半導體結構的制備方法，其特征在于，形成第一導電插塞的步驟中同步形成第二導電插塞，所述第二導電插塞與所述第二子電極層連接，包括：
...【技術特征摘要】
1.一種半導體結構，其特征在于，包括：
2.根據權利要求1所述的半導體結構，其特征在于，所述導電層設置在所述補償層上，且所述補償層的厚度大于所述導電層的厚度。
3.根據權利要求1或2所述的半導體結構，其特征在于，從所述補償層指向所述襯底的方向，所述第一導電插塞的直徑逐漸減小。
4.根據權利要求1或2所述的半導體結構，其特征在于，所述半導體結構還包括第一介質層，所述第一介質層包括第一子介質層和第二子介質層，所述第一子介質層覆蓋在所述第一溝槽的內壁上，所述第二子介質層設置在所述襯底上，并與所述第一子介質層連接；
5.根據權利要求1或2所述的半導體結構，其特征在于，所述第二電極層包括層疊設置的第一子電極層和第二子電極層，所述第一子電極層覆蓋在所述...
【專利技術屬性】
技術研發人員：章慧，劉小平，徐玉婷，陳小龍，王春陽，
申請(專利權)人：長鑫存儲技術有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。