【技術(shù)實(shí)現(xiàn)步驟摘要】
本申請(qǐng)涉及嵌入式系統(tǒng)安全領(lǐng)域，尤其涉及一種系統(tǒng)異常處理方法、控制系統(tǒng)和存儲(chǔ)介質(zhì)。
技術(shù)介紹
1、針對(duì)嵌入式系統(tǒng)的運(yùn)行，保證系統(tǒng)長(zhǎng)時(shí)間正常且安全運(yùn)行是首要任務(wù)?，F(xiàn)有技術(shù)中通常使用的系統(tǒng)保護(hù)方法是，當(dāng)系統(tǒng)出現(xiàn)異常時(shí)，直接觸發(fā)系統(tǒng)整體復(fù)位。
2、這種方式存在一定缺陷，比如：無法單獨(dú)復(fù)位系統(tǒng)中出現(xiàn)異常的功能單元模塊，影響了系統(tǒng)的工作效率。此外，也存在系統(tǒng)軟復(fù)位失效導(dǎo)致未將系統(tǒng)復(fù)位成功的情況，導(dǎo)致系統(tǒng)無法正常工作。
技術(shù)實(shí)現(xiàn)思路
1、本申請(qǐng)?zhí)峁┝艘环N系統(tǒng)異常處理方法、控制系統(tǒng)和存儲(chǔ)介質(zhì)，以解決現(xiàn)有技術(shù)存在的若系統(tǒng)出現(xiàn)異常，直接觸發(fā)系統(tǒng)整體復(fù)位影響系統(tǒng)工作效率或者導(dǎo)致系統(tǒng)無法正常工作的問題。
2、第一方面，本申請(qǐng)?zhí)峁┝艘环N系統(tǒng)異常處理方法，所述系統(tǒng)包括主處理器，監(jiān)控芯片和多個(gè)單元模塊，所述方法包括：
3、判斷系統(tǒng)中所述主處理器和單元模塊是否出現(xiàn)通信異常；
4、若所述單元模塊出現(xiàn)通信異常，則所述主處理器發(fā)送預(yù)設(shè)電平信號(hào)給所述監(jiān)控芯片，其中，所述主處理器和監(jiān)控芯片通過第一信號(hào)線和第二信號(hào)線連接，所述第一信號(hào)線和第二信號(hào)線有高低電平兩種狀態(tài)；
5、所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作。
6、進(jìn)一步的，所述若所述單元模塊出現(xiàn)通信異常，則所述主處理器發(fā)送預(yù)設(shè)電平信號(hào)給所述監(jiān)控芯片，包括：
7、若出現(xiàn)通信異常的所述單元模塊只有1個(gè)，則所述主處理
8、其中，所述電平信號(hào)包括第一信號(hào)和第二信號(hào)；
9、所述第一信號(hào)為所述第一信號(hào)線和第二信號(hào)線，一個(gè)輸出高電平，另一個(gè)輸出低電平，且保持相反電平持續(xù)第一預(yù)設(shè)時(shí)間；
10、所述第二信號(hào)為當(dāng)所述第一信號(hào)的輸出結(jié)束后，所述第一信號(hào)線和第二信號(hào)線均保持低電平輸出且持續(xù)第二預(yù)設(shè)時(shí)間。
11、進(jìn)一步的，所述若所述單元模塊出現(xiàn)通信異常，則所述主處理器發(fā)送預(yù)設(shè)電平信號(hào)給所述監(jiān)控芯片，還包括：
12、若出現(xiàn)通信異常的所述單元模塊多于1個(gè)，統(tǒng)計(jì)所述主處理器檢測(cè)到的異常單元模塊數(shù)量n；
13、所述主處理器控制所述第一信號(hào)線和第二信號(hào)線依次輸出n次電平信號(hào)，
14、其中，所述電平信號(hào)包括第一信號(hào)和第二信號(hào)；
15、所述第一信號(hào)為所述第一信號(hào)線和第二信號(hào)線，一個(gè)輸出高電平，另一個(gè)輸出低電平，且保持相反電平持續(xù)第一預(yù)設(shè)時(shí)間；
16、所述第二信號(hào)為當(dāng)所述第一信號(hào)的輸出完成后，所述第一信號(hào)線和第二信號(hào)線均保持低電平輸出且持續(xù)第二預(yù)設(shè)時(shí)間。
17、進(jìn)一步的，所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作，包括：
18、所述監(jiān)控芯片基于信號(hào)解析信息和所述異常模塊標(biāo)識(shí)信息確定目標(biāo)模塊；
19、判斷所述目標(biāo)模塊是否有復(fù)位口；
20、若有復(fù)位口，則所述監(jiān)控芯片控制所述目標(biāo)模塊的復(fù)位口，將所述目標(biāo)模塊復(fù)位；
21、若沒有復(fù)位口，則所述監(jiān)控芯片控制所述目標(biāo)模塊的供電口，將所述目標(biāo)模塊下電，待下電第三預(yù)設(shè)時(shí)間后，再控制所述目標(biāo)模塊使其上電。
22、進(jìn)一步的，所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作之后，所述方法還包括：
23、監(jiān)測(cè)所述目標(biāo)模塊在第四預(yù)設(shè)時(shí)間內(nèi)是否恢復(fù)通信正常，其中，所述第四預(yù)設(shè)時(shí)間以所述監(jiān)控芯片接收到所述預(yù)設(shè)電平信號(hào)的時(shí)間為起算時(shí)間計(jì)時(shí)；
24、若沒有，則返回執(zhí)行所述主處理器發(fā)送預(yù)設(shè)電平信號(hào)給所述監(jiān)控芯片的步驟，和所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作的步驟。
25、進(jìn)一步的，所述返回執(zhí)行所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作的步驟，包括：
26、若所述目標(biāo)模塊有復(fù)位口，且所述監(jiān)控芯片對(duì)所述目標(biāo)模塊的復(fù)位口和供電口均可以控制，則執(zhí)行所述監(jiān)控芯片控制所述目標(biāo)模塊的供電口，將所述目標(biāo)模塊下電，待下電第三預(yù)設(shè)時(shí)間后，再控制所述目標(biāo)模塊使其上電的步驟。
27、進(jìn)一步的，所述返回執(zhí)行所述主處理器發(fā)送預(yù)設(shè)電平信號(hào)給所述監(jiān)控芯片的步驟，和所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作的步驟之后，所述方法還包括：
28、若所述目標(biāo)模塊還未恢復(fù)通信正常，則所述監(jiān)控芯片在讀取并解析所述預(yù)設(shè)電平信號(hào)之后，持續(xù)控制所述目標(biāo)模塊的供電口上下電，以使所述目標(biāo)模塊恢復(fù)通信正常。
29、進(jìn)一步的，所述判斷系統(tǒng)中所述主處理器和單元模塊是否出現(xiàn)通信異常，包括：
30、若所述第一信號(hào)線或第二信號(hào)線輸出高電平或低電平，且持續(xù)時(shí)間大于第四預(yù)設(shè)時(shí)間，則判定所述主處理器出現(xiàn)通信異常；
31、所述判斷系統(tǒng)中所述主處理器和單元模塊是否出現(xiàn)通信異常之后，所述方法還包括：
32、若所述主處理器出現(xiàn)通信異常，則所述監(jiān)控芯片控制所述主處理器的復(fù)位口以使其復(fù)位；
33、判斷所述第一信號(hào)線和第二信號(hào)線是否均輸出高電平或低電平，且持續(xù)時(shí)間大于第四預(yù)設(shè)時(shí)間；
34、若是，則所述監(jiān)控芯片控制所述主處理器的供電口使其下電，下電第四預(yù)設(shè)時(shí)間后，再控制所述主處理器的供電口使其上電；
35、再次判斷所述第一信號(hào)線和第二信號(hào)線是否均輸出高電平或低電平，且持續(xù)時(shí)間大于第四預(yù)設(shè)時(shí)間；
36、若是，則所述監(jiān)控芯片控制所述主處理器的供電口和所有單元模塊的供電口，使其全部下電，下電第四預(yù)設(shè)時(shí)間后，再控制所述主處理器的供電口和所有單元模塊的供電口，使其全部上電。
37、第二方面，本申請(qǐng)?zhí)峁┝艘环N控制系統(tǒng)，所述控制系統(tǒng)包括主處理器模塊，監(jiān)控模塊和多個(gè)單元模塊，所述主處理器模塊和監(jiān)控模塊通過第一信號(hào)線和第二信號(hào)線連接，所述第一信號(hào)線和第二信號(hào)線有高低電平兩種狀態(tài)；
38、所述監(jiān)控模塊，用于基于監(jiān)控信號(hào)判斷系統(tǒng)中所述主處理器模塊和單元模塊是否出現(xiàn)通信異常；
39、所述主處理器模塊，用于若所述單元模塊出現(xiàn)通信異常，則發(fā)送預(yù)設(shè)電平信號(hào)給所述監(jiān)控模塊；
40、所述監(jiān)控模塊，還用于讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作。
41、第三方面，本申請(qǐng)還提供了一種計(jì)算機(jī)存儲(chǔ)介質(zhì)，存儲(chǔ)有計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)可執(zhí)行指令用于執(zhí)行本申請(qǐng)所述的系統(tǒng)異常處理方法。
42、本申請(qǐng)實(shí)施例提供的上述技術(shù)方案與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)：
43、1、系統(tǒng)中某個(gè)或多個(gè)功能單元模塊出現(xiàn)了運(yùn)行問本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
1.一種系統(tǒng)異常處理方法，所述系統(tǒng)包括主處理器，監(jiān)控芯片和多個(gè)單元模塊，其特征在于，所述方法包括：
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述若所述單元模塊出現(xiàn)通信異常，則所述主處理器發(fā)送預(yù)設(shè)電平信號(hào)給所述監(jiān)控芯片，包括：
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述若所述單元模塊出現(xiàn)通信異常，則所述主處理器發(fā)送預(yù)設(shè)電平信號(hào)給所述監(jiān)控芯片，還包括：
4.根據(jù)權(quán)利要求1-3任一所述的方法，其特征在于，所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作，包括：
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作之后，所述方法還包括：
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述返回執(zhí)行所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作的步驟，包括：
7.根據(jù)權(quán)利要求5所
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述判斷系統(tǒng)中所述主處理器和單元模塊是否出現(xiàn)通信異常，包括：
9.一種控制系統(tǒng)，其特征在于，所述控制系統(tǒng)包括主處理器模塊，監(jiān)控模塊和多個(gè)單元模塊，所述主處理器模塊和監(jiān)控模塊通過第一信號(hào)線和第二信號(hào)線連接，所述第一信號(hào)線和第二信號(hào)線有高低電平兩種狀態(tài)；
10.一種存儲(chǔ)介質(zhì)，其特征在于，存儲(chǔ)有計(jì)算機(jī)可執(zhí)行指令，所述計(jì)算機(jī)可執(zhí)行指令用于執(zhí)行權(quán)利要求1-8任一項(xiàng)所述的方法。
...【技術(shù)特征摘要】
1.一種系統(tǒng)異常處理方法，所述系統(tǒng)包括主處理器，監(jiān)控芯片和多個(gè)單元模塊，其特征在于，所述方法包括：
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述若所述單元模塊出現(xiàn)通信異常，則所述主處理器發(fā)送預(yù)設(shè)電平信號(hào)給所述監(jiān)控芯片，包括：
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述若所述單元模塊出現(xiàn)通信異常，則所述主處理器發(fā)送預(yù)設(shè)電平信號(hào)給所述監(jiān)控芯片，還包括：
4.根據(jù)權(quán)利要求1-3任一所述的方法，其特征在于，所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作，包括：
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述監(jiān)控芯片讀取并解析所述預(yù)設(shè)電平信號(hào)，并基于接收的異常模塊標(biāo)識(shí)信息，控制出現(xiàn)通信異常的單元模塊進(jìn)行復(fù)位或上下電操作之后，所述方法還包括：
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述返回執(zhí)行所述監(jiān)...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：成飛，林正炫，
申請(qǐng)(專利權(quán))人：深圳市鼎飛技術(shù)有限公司，
類型：發(fā)明
國(guó)別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。