【技術實現步驟摘要】
本專利技術涉及壓敏電阻制備領域，具體來說，尤其涉及一種zno陣列膜式壓敏電阻的制備方法。
技術介紹
1、壓敏電阻是一種具有非線性伏安特性的電阻器件，其電阻值隨外加電壓的增加而敏感地變化，具有抑制瞬態過電壓的作用。壓敏電阻通常與被保護的電路或電子元器件并聯，當電路中出現的瞬態過電壓超過壓敏電阻的閾值電壓時，其電阻會急劇下降，通過壓敏電阻的電流呈數個數量級地增大，而電壓增加幅度很小，從而達到保護并聯的電路或電子元器件的作用。為滿足對各種集成電路、精密電子線路及芯片等方面的保護需求，對低壓zno壓敏電阻的需求量日益增多，對其性能的要求也越來越高。
2、由于低壓壓敏電阻的厚度很薄，在厚度方向晶粒數目很少，晶粒尺寸不均勻帶來的電性能不均勻問題會非常突出。
3、為了解決現有技術問題，本專利技術的目的在于克服已有技術存在的不足，提供一種可精準調控壓敏電阻壓敏電壓，并可提高電性能一致性的陣列式薄膜壓敏電阻的制備方法。該結構有利于低壓壓敏電阻的電性能提升，尤其對小于5v的超低壓壓敏電阻影響更為明顯，有利于實現對各種集成電路、精密電子線路及芯片等現代電子系統的保護需求。
4、針對相關技術中的問題，目前尚未提出有效的解決方案。
技術實現思路
1、為了克服以上問題，本專利技術旨在提出一種zno陣列膜式壓敏電阻的制備方法，目的在于提供一種可精準調控壓敏電阻壓敏電壓，并可提高電性能一致性的陣列式薄膜壓敏電阻的制備方法。該結構有利于低壓壓敏電阻的電性能提升。
2、
3、根據本專利技術的一個方面，提供了一種zno陣列膜式壓敏電阻的制備方法，該制備方法具體包括如下步驟：
4、s1、采用電沉積法在耐高溫導電基底上生長zno納米陣列；
5、s2、準備添加劑漿料，其組分按質量百分比包括：bi2o3：10～70wt.％，nio：0～50wt.％，cr2o3：0～20wt.％，mn3o4：5～50wt.％，co3o4：5～50wt.％，sio2：0～30wt.％；
6、s3、制備s2的添加劑漿料待用；
7、s4、采用旋涂法將復合添加劑的施涂在zno陣列膜上，旋涂速度為300-600轉/min，時間為10-60s；
8、s5、將在所述步驟s4中的陣列膜在350-500℃進行預煅燒，排出有機物。
9、可選地，所述采用電沉積法在耐高溫導電基底上生長zno納米陣列具體過程如下：
10、s11、在耐高溫導電陶瓷基底上蒸鍍一層pt做為底端電極；
11、s12、配制的硝酸鋅和六亞甲基四胺的混合水溶液，保持溶液溫度70-95℃，以步驟s11蒸鍍的pt為負極，施加2.1v電壓，進行電化學沉積30-180分鐘，用去離子水沖洗得到zno陣列膜。
12、可選地，所述制備s2的添加劑漿料待用具體過程如下：
13、s31、將在所述步驟s2中準備原料與去離子水混合，形成混合漿，并使混合料漿達到固體質量百分比不低于30％的含固率，然后將固體懸濁液加入到臥式砂磨機中，砂磨30-90min，使得漿料的粒徑達到0.3-0.6μm；
14、s32、將在所述步驟s31中制備的料漿烘干后進行煅燒，煅燒溫度900-1200℃，煅燒時間1-4h。
15、可選地，所述將在所述步驟s4中的陣列膜在350-500℃進行預煅燒，排出有機物具體過程如下：
16、s51、將所述預煅燒處理的坯體在800-1200℃的高溫下煅燒30-120min；
17、s52、在步驟s51煅燒過的陣列膜上沉積pt電極，形成zno陣列膜式壓敏電阻。
18、可選地，所述步驟s12中，電化學沉積時間為60-120分鐘。
19、可選地，所述步驟s32中煅燒溫度950-1100℃，煅燒時間為2-3小時。
20、一種zno陣列膜式壓敏電阻的制備方法制備得到的壓敏電阻，其特征在于，包括從上到下依次設置的頂部金屬電極、復合添加劑層、zno陣列膜、底部導電層以及耐高溫導電基底。
21、相較于現有技術，本申請具有以下有益效果：
22、1、本專利技術制備的陣列膜式壓敏電阻有利于低壓壓敏電阻的電性能提升，尤其對小于5v的超低壓壓敏電阻影響更為明顯，有利于實現對各種集成電路、精密電子線路及芯片等現代電子系統的保護需求。
23、2、本專利技術工藝簡潔，不需要大型精密陶瓷芯片加工設備，制備的壓敏電阻體積小、通流能力強，可實現比多層式壓敏電阻更低的壓敏電壓。
本文檔來自技高網...【技術保護點】
1.一種ZnO陣列膜式壓敏電阻的制備方法，其特征在于，該制備方法具體包括如下步驟：
2.根據權利要求1所述的一種ZnO陣列膜式壓敏電阻的制備方法，其特征在于，所述采用電沉積法在耐高溫導電基底上生長ZnO納米陣列具體過程如下：
3.根據權利要求1所述的一種ZnO陣列膜式壓敏電阻的制備方法，其特征在于，所述制備S2的添加劑漿料待用具體過程如下：
4.根據權利要求1所述的一種ZnO陣列膜式壓敏電阻的制備方法，其特征在于，所述將在所述步驟S4中的陣列膜在350-500℃進行預煅燒，排出有機物具體過程如下：
5.根據權利要求2所述的一種ZnO陣列膜式壓敏電阻的制備方法，其特征在于，所述步驟S12中，電化學沉積時間為60-120分鐘。
6.根據權利要求3所述的一種ZnO陣列膜式壓敏電阻的制備方法，其特征在于，所述步驟S32中煅燒溫度950-1100℃，煅燒時間為2-3小時。
7.根據權利要求1-6任一項所述的一種ZnO陣列膜式壓敏電阻的制備方法制備得到的壓敏電阻，其特征在于，包括從上到下依次設置的頂部金屬電極、復合添加劑
...【技術特征摘要】
1.一種zno陣列膜式壓敏電阻的制備方法，其特征在于，該制備方法具體包括如下步驟：
2.根據權利要求1所述的一種zno陣列膜式壓敏電阻的制備方法，其特征在于，所述采用電沉積法在耐高溫導電基底上生長zno納米陣列具體過程如下：
3.根據權利要求1所述的一種zno陣列膜式壓敏電阻的制備方法，其特征在于，所述制備s2的添加劑漿料待用具體過程如下：
4.根據權利要求1所述的一種zno陣列膜式壓敏電阻的制備方法，其特征在于，所述將在所述步驟s4中的陣列膜在350-500℃進行預煅燒，排出有機...
【專利技術屬性】
技術研發人員：任鑫，
申請(專利權)人：無錫海錫電氣科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。