【技術實現步驟摘要】
本專利技術涉及芯片設計，具體是一種時序約束自動化的生成方法。
技術介紹
1、在現代芯片設計中，時序約束的編寫是保證設計性能和可靠性的關鍵環節。隨著集成電路（ic）技術的進步，芯片設計的復雜性急劇增加?，F代芯片通常包含數十億個晶體管和多個時鐘域，導致時序約束的定義和管理變得更加復雜。為了確保這些復雜設計能夠在規定的時鐘頻率下正常工作，必須精確地編寫和管理時序約束；同時，現代芯片往往涉及多個時鐘域，每個時鐘域有不同的時鐘頻率和相位。這種設計增加了時序約束的復雜性，因為需要確保不同時鐘域之間的數據傳輸和交互不會導致時序錯誤。往往在大規模設計中，手動編寫和調整時序約束可能不夠高效，因此需要研究自動化工具和方法來實現時序閉合；再者，也需要考慮設計規則的復雜性，因為隨著設計規則（如時序約束、靜態時序分析等）的復雜性不斷增加，這要求設計團隊不僅要熟悉基本的約束編寫，還需要了解各種規則和限制，以便準確地定義和管理時序約束；最后，也要滿足驗證和測試的需求，因為為了確保設計的可靠性和性能，時序約束的驗證和測試成為必要步驟。研究如何有效地驗證時序約束，確保設計在實際運行中不會出現問題，是當前研究的一個重要方向。總的來說，芯片設計中的時序約束編寫需要面對越來越復雜的設計挑戰。
2、現有技術中，時序約束的編寫一般包括如下兩種方法。
3、1?.手動編寫：1）基于時鐘樹結構，定義所有時鐘信號的屬性。這包括時鐘頻率、相位、占空比等；2）對于多時鐘系統，往往需要定義時鐘組，指定哪些時鐘信號是相關的，以便正確處理時鐘之間的數據傳輸；3）定義
4、當前技術不足：該方法在一定程度上可以滿足時序約束的編寫，但是面對芯片設計復雜性的急劇增加，使得其缺點不言而喻；首先就是大量的時間消耗：主要是編寫和維護以及迭代繁瑣。因為手動編寫時序約束需要大量時間和精力，尤其是在設計復雜度高或設計變更頻繁的情況下，此外，每次設計變更后都需要重新檢查和調整時序約束，這可能導致設計迭代變得繁瑣；其次，手動編寫過程中容易出現拼寫錯誤、邏輯錯誤或遺漏，這可能導致時序問題或設計失效；同時對于大型或多時鐘域設計，手動管理和編寫時序約束可能變得非常復雜和困難。涉及多個時鐘域的約束也難度較大，因為需要準確管理不同時鐘域間的時序關系；最后版本的維護也比較困難，因為在多個版本的設計中，手動維護時序約束可能導致版本間的不一致，增加了管理和維護的難度。
5、2.?eda工具支持：利用eda工具（如synopsys?design?compiler、cadenceinnovus、mentor?graphics等）自動分析時序。工具可以生成初步的時序約束，幫助設計師識別和修正潛在的時序問題。eda工具可以自動生成和優化時序約束，節省手動編寫的時間，減少人為錯誤，同時支持快速修改和重新生成約束，可幫助設計師迅速響應設計變更或優化需求。
6、當前技術不足：但是方便的同時也伴有許多缺點，例如：工具復雜性，常常需要設計師花費一定的時間去學習和掌握工具的使用，同時高昂的費用以及維護成本使得一些小型設計公司望而卻步；最后約束生成的準確性以及可讀性（黑箱問題）仍然是一個需要關注的點，因為自動生成的約束可能不完全符合特定設計需求，仍需要設計師進行驗證和調整，此外，可讀性較差，使得芯片設計工程師可能無法完全理解工具內部的優化過程和結果；
7、綜上可知，在芯片設計中，時序約束是芯片設計工程師們在設計和驗證過程中非常關注的部分。時序約束在芯片設計中不僅確保了功能的正確實現，還優化了設計性能、減少了驗證時間，并支持了復雜設計需求和物理設計過程。合理的時序約束對于芯片的成功設計和高效生產至關重要。
8、同時從現有技術來看，手動編寫約束往往需要花費大量時間和經歷，同時面對芯片設計的愈發復雜性，其編寫難度以及錯誤率也顯著提升，而eda工具雖然可以快速輸出時序約束，但是由于其并不能滿足所有設計的需求，同時也會帶來高昂的購買以及維護費用。因此，亟需開發出一種準確且容易維護的編寫時序約束方法。
技術實現思路
1、本專利技術要解決的技術問題是提供一種時序約束自動化的生成方法，僅需要完成時鐘清單的輸出就可以通過腳本自動實現時序約束編寫以及檢查，是一種準確且容易維護的編寫時序約束的方法。
2、為了解決所述技術問題，本專利技術采用的技術方案是：一種時序約束自動化的生成方法，包括以下步驟：
3、s01）、基于設計文檔確定所需創建時鐘的實際需求；
4、s02）、基于實際需求生成時鐘清單，時鐘清單的內容包括pll源、時鐘類型、時鐘名稱、源路徑、主時鐘名稱、主時鐘源路徑、頻率、主時鐘占空比、衍生時鐘占空比、分頻系數、時鐘是否有跨時鐘的需求、所創建的時鐘之間的相互關系；
5、s03）、配置腳本，指定腳本需要讀取的時鐘清單，執行腳本；
6、s04）、腳本遍歷時鐘清單中所有的選項，生成時序約束，并自動完成gca檢查。
7、進一步的，時鐘類型包括主時鐘和衍生時鐘，衍生始終是從主時鐘中產生的時鐘，主時鐘和衍生時鐘在時鐘清單中分別用不同的符號表示。
8、進一步的，當時鐘類型為主時鐘時，其對應的衍生時鐘占空比、分頻系數為空。
9、進一步的，當時鐘類型為衍生時鐘時，其對應的主時鐘占空比為空。
10、進一步的，當時鐘有跨時鐘的需求時，同步創建衍生時鐘的跨時鐘域時鐘。
11、進一步的，所創建的時鐘之間的相互關系包括時鐘是否處于同一group里面，同一group里面的時鐘存在同步，不同group里面的時鐘為異步關系。
12、本專利技術還公開一種電子設備，包括處理器、通信接口、存儲器和通信總線，處理器、通信接口、存儲器通過通信總線完成相互間的通信；
13、存儲器，用于存放計算機程序；
14、處理器，用于執行存儲器上所存放的程序時，實現如上所述的時序約束自動化的生成方法。
15、本專利技術還公開一種計算機可讀存儲介質，其所述計算機可讀存儲介質內存儲有計算機程序，所述計算機程序被處理器執行時實現如上所述的時序約束自動化的生成方法。
16、本專利技術的有益效果：本專利技術通過腳本即可自動完成時序約束自動化編寫，以及約束的自動化檢查。極大的提高了代碼設計人員和后端人員的工作效率，降低了設計風險。避免了人工編寫時序約束速度慢，容易出錯，且難以維護和修改等問題，提升了時序約束的繼承性以及可讀性，降低了管理和維護的難度。同時也一定程度上避免了高昂的維護費用。
本文檔來自技高網...【技術保護點】
1.一種時序約束自動化的生成方法，其特征在于：包括以下步驟：
2.根據權利要求1所述的時序約束自動化的生成方法，其特征在于：時鐘類型包括主時鐘和衍生時鐘，衍生始終是從主時鐘中產生的時鐘，主時鐘和衍生時鐘在時鐘清單中分別用不同的符號表示。
3.根據權利要求2所述的時序約束自動化的生成方法，其特征在于：當時鐘類型為主時鐘時，其對應的衍生時鐘占空比、分頻系數為空。
4.根據權利要求2所述的時序約束自動化的生成方法，其特征在于：當時鐘類型為衍生時鐘時，其對應的主時鐘占空比為空。
5.根據權利要求1所述的時序約束自動化的生成方法，其特征在于：當時鐘有跨時鐘的需求時，同步創建衍生時鐘的跨時鐘域時鐘。
6.根據權利要求1所述的時序約束自動化的生成方法，其特征在于：所創建的時鐘之間的相互關系包括時鐘是否處于同一group里面，同一group里面的時鐘存在同步，不同group里面的時鐘為異步關系。
7.一種電子設備，其特征在于：包括處理器、通信接口、存儲器和通信總線，處理器、通信接口、存儲器通過通信總線完成相互間的通信；>
8.一種計算機可讀存儲介質，其特征在于：所述計算機可讀存儲介質內存儲有計算機程序，所述計算機程序被處理器執行時實現如權利要求1-6任一項所述的時序約束自動化的生成方法。
...【技術特征摘要】
1.一種時序約束自動化的生成方法，其特征在于：包括以下步驟：
2.根據權利要求1所述的時序約束自動化的生成方法，其特征在于：時鐘類型包括主時鐘和衍生時鐘，衍生始終是從主時鐘中產生的時鐘，主時鐘和衍生時鐘在時鐘清單中分別用不同的符號表示。
3.根據權利要求2所述的時序約束自動化的生成方法，其特征在于：當時鐘類型為主時鐘時，其對應的衍生時鐘占空比、分頻系數為空。
4.根據權利要求2所述的時序約束自動化的生成方法，其特征在于：當時鐘類型為衍生時鐘時，其對應的主時鐘占空比為空。
5.根據權利要求1所述的時序約束自動化的生成方法，其特征在于：...
【專利技術屬性】
技術研發人員：葛勝濤，劉奇浩，曾昭貴，
申請(專利權)人：山東華芯半導體有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。