System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術實現步驟摘要】
本專利技術涉及微鏡,特別涉及一種壓電mems微鏡及制造方法。
技術介紹
1、壓電mems微鏡結合了壓電驅動和位置傳感功能,利用壓電材料在電場中產生應力形變來驅動微鏡發生轉動,而為了實現對于轉動角度更精準快速的反饋控制。
2、現有技術中壓電mems微鏡通常采用壓阻檢測的方式,首先在需要檢測旋轉的位置上埋入可變電阻形成惠斯通電橋,通過檢測物體發生形變使得壓變電阻的阻值發生變化,最終經過數據處理可得到微鏡的偏轉角度等信息,然而此類壓電mems微鏡存在兩方面的問題,一方面是壓阻變化小,對于細微形變的探測不夠明顯,一旦阻值變化比較細微的時候,其檢測精度就很難達到要求;另一方面是在進行微鏡制造之前需要增加多次注入以及退火等多個步驟,影響制造工藝的兼容性。
技術實現思路
1、針對上述現有技術存在的不足之處,本專利技術提供了一種壓電mems微鏡及制造方法,解決了現有技術壓電mems微鏡采用壓阻檢測的方式,無法檢測細微的阻值變化,檢測精度小且制造工藝復雜,兼容性差的技術問題。
2、本專利技術一方面提供了一種壓電mems微鏡的制造方法,包括:
3、制作soi基底;
4、在所述soi基底上沉積多層金屬層和多層壓電材料層,形成多層堆疊結構,并對所述多層堆疊結構進行刻蝕,使得所述多層堆疊結構呈階梯狀;
5、對所述soi基底遠離所述多層堆疊結構一側進行深硅刻蝕,使得所述soi基底形成鏤空結構。
6、可選的,所述soi基底包括由下至上依次排
7、選取硅晶圓作為所述soi基底的底層硅;
8、利用熱氧化工藝在所述底層硅的上表面形成一層氧化硅,作為所述soi基底的絕緣層;
9、在達到預設溫度條件下,將另一硅晶圓與所述絕緣層鍵合,形成所述soi基底的頂層硅,并將所述頂層硅打磨至預設厚度。
10、可選的,所述在所述soi基底上沉積多層金屬層和多層壓電材料層,形成多層堆疊結構,包括:
11、在所述soi基底上由下至上依次沉積第一金屬層、第一壓電材料層、第二金屬層、第二壓電材料層和第三金屬層,形成多層堆疊結構。
12、可選的,所述第一壓電材料層和所述第二壓電材料層中的壓電材料包括鈦酸鋇、鋯鈦酸鉛、改性鋯鈦酸鉛、偏鈮酸鉛、鈮酸鉛鋇鋰和改性鈦酸鉛。
13、可選的,所述第一金屬層、所述第二金屬層和所述第三金屬層采用磁控濺射或金屬蒸鍍的方式進行沉積;
14、所述第一壓電材料層和所述第二壓電材料層采用磁控濺射或溶膠凝膠的方式進行沉積。
15、可選的,所述對所述多層堆疊結構進行刻蝕,使得所述多層堆疊結構呈階梯狀,包括:
16、采用干法刻蝕或濕法刻蝕的方式對所述多層堆疊結構進行刻蝕,使得所述多層堆疊結構呈階梯狀。
17、可選的,所述對所述多層堆疊結構進行刻蝕,使得所述多層堆疊結構呈階梯狀,還包括:
18、分別對所述第一壓電材料層和所述第二金屬層進行刻蝕,使得所述第一壓電材料層與所述第二金屬層的長度相同,其中,所述第二金屬層的長度小于所述第一金屬層的長度;
19、分別對所述第二壓電材料層和所述第三金屬層進行刻蝕,使得所述第二壓電材料層與所述第三金屬層的長度相同,其中,所述第三金屬層的長度小于所述第二金屬層的長度。
20、可選的,所述對所述soi基底遠離所述多層堆疊結構一側進行深硅刻蝕,使得所述soi基底形成鏤空結構,包括:
21、保留所述soi基底的頂層硅,對位于所述soi基底中心處的所述底層硅和所述絕緣層進行深硅刻蝕,以使所述soi基底形成鏤空結構。
22、本專利技術另一方面提供了一種壓電mems微鏡,基于上述任一項所述的壓電mems微鏡的制造方法制造而成,包括soi基底和多層堆疊結構;
23、所述多層堆疊結構設置在所述soi基底的上表面,所述多層堆疊結構包括由下至上依次排列的第一金屬層、第一壓電材料層、第二金屬層、第二壓電材料層和第三金屬層,其中,所述第三金屬層的長度小于所述第二金屬層的長度,所述第二金屬層的長度小于所述第一金屬層的長度,且所述第一壓電材料層與所述第二金屬層的長度相同,所述第二壓電材料層與所述第三金屬層的長度相同;
24、所述soi基底包括由下至上依次排列的底層硅、絕緣層和頂層硅,且在所述絕緣層和所述底層硅的中心處為鏤空結構。
25、可選的,所述第一金屬層、所述第一壓電材料層和所述第二金屬層構成壓電驅動層,通過所述第一金屬層和所述第二金屬層施加激勵電壓使得所述第一壓電材料層發生形變;
26、所述第二金屬層、所述第二壓電材料層和所述第三金屬層構成壓電自反饋層,所述第二壓電材料層基于所述第一壓電材料層的形變發生形變,進而產生電勢差且生成自反饋信號,并將所述自反饋信號通過所述第二金屬層和所述第三金屬層輸出。
27、本專利技術提供的壓電mems微鏡及制造方法,通過在soi基底上沉積多層金屬層和壓電材料層形成多層堆疊結構,提高了微鏡整體結構的穩定性和耐用性,并且刻蝕后所形成的階梯狀多層堆疊結構不僅提高微鏡的機械強度和可靠性,還提供更大的驅動面積,增加驅動效率,使微鏡能夠更快地響應電信號的變化,深硅刻蝕形成的鏤空結構減輕了微鏡的質量,提高了微鏡的機械性能和響應速度;基于多層堆疊結構中多層壓電材料層所形成的自反饋控制系統,能夠實時監測微鏡的位置,并自動調整驅動電壓使得壓電mems微鏡在工作時可以獲得更靈敏的反饋信號,實現對于微鏡自身狀態的精準控制與矯正;同時,制造方法中涉及到的制作soi基底、金屬和壓電材料的沉積、刻蝕技術以及深硅刻蝕技術等技術本身已經廣泛應用于mems器件的制造中,采用成熟的材料和工藝流程,以及與現有生產設備的高度兼容性,確保了對現行工藝的最大兼容。
28、本專利技術的其它特征和優點將在隨后的說明書中闡述,并且,部分地從說明書中變得顯而易見,或者通過實施本專利技術而了解。本專利技術的目的和其他優點可通過在所寫的說明書、權利要求書、以及附圖中所特別指出的結構來實現和獲得。
29、下面通過附圖和實施例,對本專利技術的技術方案做進一步的詳細描述。
本文檔來自技高網...【技術保護點】
1.一種壓電MEMS微鏡的制造方法,其特征在于,包括:
2.根據權利要求1所述的壓電MEMS微鏡的制造方法,其特征在于,所述SOI基底包括由下至上依次排列的底層硅、絕緣層和頂層硅;所述制作SOI基底,包括:
3.根據權利要求1所述的壓電MEMS微鏡的制造方法,其特征在于,所述在所述SOI基底上沉積多層金屬層和多層壓電材料層,形成多層堆疊結構,包括:
4.根據權利要求3所述的壓電MEMS微鏡的制造方法,其特征在于,所述第一壓電材料層和所述第二壓電材料層中的壓電材料包括鈦酸鋇、鋯鈦酸鉛、改性鋯鈦酸鉛、偏鈮酸鉛、鈮酸鉛鋇鋰和改性鈦酸鉛。
5.根據權利要求3所述的壓電MEMS微鏡的制造方法,其特征在于,
6.根據權利要求3所述的壓電MEMS微鏡的制造方法,其特征在于,所述對所述多層堆疊結構進行刻蝕,使得所述多層堆疊結構呈階梯狀,包括:
7.根據權利要求3或6所述的壓電MEMS微鏡的制造方法,其特征在于,所述對所述多層堆疊結構進行刻蝕,使得所述多層堆疊結構呈階梯狀,還包括:
8.根據權利要求1所述的壓電ME
9.一種壓電MEMS微鏡,其特征在于,基于如權利要求1至8中任一項所述的壓電MEMS微鏡的制造方法制造而成,包括SOI基底和多層堆疊結構;
10.根據權利要求9所述的壓電MEMS微鏡,其特征在于,
...【技術特征摘要】
1.一種壓電mems微鏡的制造方法,其特征在于,包括:
2.根據權利要求1所述的壓電mems微鏡的制造方法,其特征在于,所述soi基底包括由下至上依次排列的底層硅、絕緣層和頂層硅;所述制作soi基底,包括:
3.根據權利要求1所述的壓電mems微鏡的制造方法,其特征在于,所述在所述soi基底上沉積多層金屬層和多層壓電材料層,形成多層堆疊結構,包括:
4.根據權利要求3所述的壓電mems微鏡的制造方法,其特征在于,所述第一壓電材料層和所述第二壓電材料層中的壓電材料包括鈦酸鋇、鋯鈦酸鉛、改性鋯鈦酸鉛、偏鈮酸鉛、鈮酸鉛鋇鋰和改性鈦酸鉛。
5.根據權利要求3所述的壓電mems微鏡的制造方法,其特征在于,
6.根據...
【專利技術屬性】
技術研發人員:汪元杰,唐楊,張曉偉,翟凡均,解婧,李超波,
申請(專利權)人:中國科學院微電子研究所,
類型:發明
國別省市:
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。