【技術(shù)實(shí)現(xiàn)步驟摘要】
本專(zhuān)利技術(shù)涉及一種finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，尤其涉及一種冗余反饋鎖存的電路，屬于抗空間輻射加固集成電路。
技術(shù)介紹
1、空間中粒子與半導(dǎo)體材料作用，會(huì)產(chǎn)生電荷，從而影響集成電路的功能。對(duì)于構(gòu)成finfet工藝集成電路的組合邏輯單元和時(shí)序單元，單粒子效應(yīng)會(huì)產(chǎn)生不同的影響。單粒子翻轉(zhuǎn)(single?event?upset，seu)和單粒子瞬態(tài)(single?event?transient，set)是單粒子輻射的典型表現(xiàn)形式。單粒子翻轉(zhuǎn)出現(xiàn)在時(shí)序電路中，指當(dāng)高能粒子轟擊到敏感節(jié)點(diǎn)時(shí)，輻射誘導(dǎo)的電荷使得集成電路存儲(chǔ)的數(shù)據(jù)出現(xiàn)翻轉(zhuǎn)的軟錯(cuò)誤，對(duì)于納米finfet工藝，其小尺寸立體結(jié)構(gòu)使得發(fā)生翻轉(zhuǎn)的臨界電荷降低且電荷共享效應(yīng)增強(qiáng)，導(dǎo)致單粒子多位翻轉(zhuǎn)的問(wèn)題愈發(fā)嚴(yán)重；單粒子瞬態(tài)出現(xiàn)在組合邏輯單元中，指粒子入射半導(dǎo)體誘發(fā)的電離電荷在電場(chǎng)和濃度梯度作用下定向移動(dòng)，從而使邏輯電位出現(xiàn)瞬態(tài)脈沖。單粒子輻射使得finfet工藝集成電路在輻射環(huán)境下的可靠性受到嚴(yán)重影響，威脅電子系統(tǒng)的正常運(yùn)行。
2、觸發(fā)器是構(gòu)成集成電路的基本單元，其自身的抗輻射性能十分關(guān)鍵。隨著工藝的不斷進(jìn)步，集成電路的性能也隨之提升。為了應(yīng)對(duì)特征尺寸下降使得短溝道效應(yīng)愈發(fā)嚴(yán)重等問(wèn)題，finfet(fin?field-effect?transistor)結(jié)構(gòu)被廣泛應(yīng)用。finfet工藝在平面工藝基礎(chǔ)的絕緣襯底上額外增加了一塊突起，其溝道被柵環(huán)繞，將器件由二維拓展為三維結(jié)構(gòu)，使得finfet工藝的單粒子輻射效應(yīng)機(jī)理也不同于平面工藝。傳統(tǒng)的單粒子加固設(shè)計(jì)
技術(shù)實(shí)現(xiàn)思路
1、本專(zhuān)利技術(shù)的技術(shù)解決問(wèn)題是：克服現(xiàn)有技術(shù)的不足，提供一種finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，提高觸發(fā)器的抗單粒子輻射加固能力，通過(guò)電路和版圖設(shè)計(jì)加固，易實(shí)現(xiàn)。
2、本專(zhuān)利技術(shù)的技術(shù)解決方案是：
3、本專(zhuān)利技術(shù)提出一種finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，包括利用第一反相器電路101構(gòu)成的數(shù)據(jù)輸入結(jié)構(gòu)；利用第三反相器電路110構(gòu)成的時(shí)鐘輸入結(jié)構(gòu)；利用時(shí)鐘控制結(jié)構(gòu)102、104、106、107構(gòu)成的時(shí)鐘控制結(jié)構(gòu)；利用級(jí)聯(lián)反相器結(jié)構(gòu)103構(gòu)成的延時(shí)結(jié)構(gòu)；利用第一冗余反饋鎖存結(jié)構(gòu)105構(gòu)成的數(shù)據(jù)主鎖存結(jié)構(gòu)；利用第二冗余反饋鎖存結(jié)構(gòu)108構(gòu)成的數(shù)據(jù)從鎖存結(jié)構(gòu)；利用第二反相器電路109構(gòu)成的數(shù)據(jù)輸出結(jié)構(gòu)。觸發(fā)器對(duì)數(shù)據(jù)主鎖存結(jié)構(gòu)和數(shù)據(jù)從鎖存結(jié)構(gòu)均使用冗余反饋電路鎖存數(shù)據(jù)，并使用延時(shí)結(jié)構(gòu)濾除數(shù)據(jù)端的外來(lái)單粒子瞬態(tài)脈沖，同時(shí)進(jìn)行版圖加固，對(duì)單位柵極間距內(nèi)的fin設(shè)計(jì)為最大數(shù)量、對(duì)敏感節(jié)點(diǎn)處器件進(jìn)行叉指結(jié)構(gòu)大驅(qū)動(dòng)設(shè)計(jì)、對(duì)敏感節(jié)點(diǎn)對(duì)進(jìn)行交叉隔離布局，實(shí)現(xiàn)了多層次抗單粒子輻射加固。
4、在上述finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器中，由第一反相器電路101構(gòu)成的數(shù)據(jù)輸入結(jié)構(gòu)，第一反相器電路101用于反相觸發(fā)器的輸入信號(hào)input，其輸入端in接觸發(fā)器輸入信號(hào)input，其輸出信號(hào)out連接第一時(shí)鐘控制結(jié)構(gòu)102的輸入端in以及級(jí)聯(lián)反相器結(jié)構(gòu)103的輸入端in。
5、在上述finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器中，由第三反相器電路110構(gòu)成的時(shí)鐘輸入結(jié)構(gòu)。第三反相器電路110用于反相時(shí)鐘信號(hào)cp，其輸入端in接時(shí)鐘信號(hào)cp，其輸出端cpn連接第一時(shí)鐘控制結(jié)構(gòu)102、第二時(shí)鐘控制結(jié)構(gòu)104、第三時(shí)鐘控制結(jié)構(gòu)106、第四時(shí)鐘控制結(jié)構(gòu)107、第一冗余反饋鎖存結(jié)構(gòu)105、第二冗余反饋鎖存結(jié)構(gòu)108的輸入端cpn。
6、在上述finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器中，由時(shí)鐘控制結(jié)構(gòu)102、104、106、107構(gòu)成的時(shí)鐘控制結(jié)構(gòu)。第一時(shí)鐘控制結(jié)構(gòu)102的輸入端in同時(shí)接第一反相器電路101的輸出端out和級(jí)聯(lián)反相器結(jié)構(gòu)103的輸入端in，第一時(shí)鐘控制結(jié)構(gòu)102的輸入端cp接時(shí)鐘信號(hào)cp，輸入端cpn接第三反相器電路110的輸出端cpn，第一時(shí)鐘控制結(jié)構(gòu)102的輸出端out接第一冗余反饋鎖存結(jié)構(gòu)105的輸入端in1；第二時(shí)鐘控制結(jié)構(gòu)104的輸入端in接級(jí)聯(lián)反相器結(jié)構(gòu)103的輸出端out，第二時(shí)鐘控制結(jié)構(gòu)104的輸入端cp接時(shí)鐘信號(hào)cp，輸入端cpn接第三反相器電路110的輸出端cpn，第二時(shí)鐘控制結(jié)構(gòu)104的輸出端out接第一冗余反饋鎖存結(jié)構(gòu)105的輸入端in2；第三時(shí)鐘控制結(jié)構(gòu)106的輸入端in接第一冗余反饋鎖存結(jié)構(gòu)105的輸出端out1，第三時(shí)鐘控制結(jié)構(gòu)106的輸入端cp接時(shí)鐘信號(hào)cp，輸入端cpn接第三反相器電路110的輸出端cpn，第三時(shí)鐘控制結(jié)構(gòu)106的輸出端out接第二冗余反饋鎖存結(jié)構(gòu)108的輸入端in1；第四時(shí)鐘控制結(jié)構(gòu)107的輸入端in接第一冗余反饋鎖存結(jié)構(gòu)105的輸出端out2，第四時(shí)鐘控制結(jié)構(gòu)107的輸入端cp接時(shí)鐘信號(hào)cp，輸入端cpn接第三反相器電路110的輸出端cpn，第四時(shí)鐘控制結(jié)構(gòu)107的輸出端out接第二冗余反饋鎖存結(jié)構(gòu)108的輸入端in2。
7、在上述finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器中，由級(jí)聯(lián)反相器結(jié)構(gòu)103構(gòu)成的延時(shí)結(jié)構(gòu)。級(jí)聯(lián)反相器結(jié)構(gòu)103用于將數(shù)據(jù)信號(hào)延時(shí)傳輸，其輸入端in接第一反相器101的輸出端out，其輸出信號(hào)out連接第二時(shí)鐘控制結(jié)構(gòu)104的輸入端in。
8、在上述finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器中，由第一冗余反饋鎖存結(jié)構(gòu)105構(gòu)成的數(shù)據(jù)主鎖存結(jié)構(gòu)。第一冗余反饋鎖存結(jié)構(gòu)105的輸入端in1接第一時(shí)鐘控制結(jié)構(gòu)102的輸出端out，第一冗余反饋鎖存結(jié)構(gòu)105的輸入端in2接第二時(shí)鐘控制結(jié)構(gòu)104的輸出端out，第一冗余反饋鎖存結(jié)構(gòu)105的輸入端cp接時(shí)鐘信號(hào)cp，第一冗余反饋鎖存結(jié)構(gòu)105的輸入端cpn接第三反相器電路110的輸出端cpn，第一冗余反饋鎖存結(jié)構(gòu)105的輸出端out1接第三時(shí)鐘控制結(jié)構(gòu)106的輸入端in，第一冗余反饋鎖存結(jié)構(gòu)105的輸出端out2接第四時(shí)鐘控制結(jié)構(gòu)107的輸入端in。
9、在上述finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器中，由第二冗余反饋鎖存結(jié)構(gòu)108構(gòu)成的數(shù)據(jù)從鎖存結(jié)構(gòu)。第二冗余反饋鎖存結(jié)構(gòu)108的輸入端in1接第三時(shí)鐘控制結(jié)構(gòu)106的輸出端out，第二冗余反饋鎖存結(jié)構(gòu)108的輸入端in2接第四時(shí)鐘控制結(jié)構(gòu)107的輸出端out，第二冗余反饋鎖存結(jié)構(gòu)108的輸入端cp接時(shí)鐘信號(hào)cp，第二冗余反饋鎖存結(jié)構(gòu)108的輸入端cpn接第三反相器電路110的輸出端cpn，第二冗余反饋鎖存結(jié)構(gòu)108的輸出端out1接第二反相器電路109的輸入端in。
10、在上述finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器中，由第二反相器電路109構(gòu)成的數(shù)據(jù)輸出結(jié)構(gòu)。第二反相器電路109本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
1.一種FinFET工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的FinFET工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述數(shù)據(jù)輸入結(jié)構(gòu)(101)結(jié)構(gòu)由第一反相器電路構(gòu)成，第一反相器電路包括PMOS管(601)和NMOS管(602),其中PMOS管(601)和NMOS管(602)的柵極連接在一起作為第一反相器電路的輸入端In，PMOS管(601)的源極接電源VDD，漏極接NMOS管(602)的漏極并作為第一反相器電路的輸出端Out，NMOS管(602)的源極接電源地VSS，第一反相器電路輸入端In接觸發(fā)器電路的輸入信號(hào)Input，輸出端Out接第一時(shí)鐘控制結(jié)構(gòu)(102)的輸入端In和延時(shí)結(jié)構(gòu)(103)的輸入端In。
3.根據(jù)權(quán)利要求1所述的FinFET工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述時(shí)鐘輸入結(jié)構(gòu)(110)由第三反相器電路構(gòu)成，第三反相器電路包括PMOS管(605)和NMOS管(606)，其中PMOS管(605)和NMOS管(606)的柵極連接在一起作為第三反相器電路的輸入端
4.根據(jù)權(quán)利要求1所述的FinFET工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述第一時(shí)鐘控制結(jié)構(gòu)(102)包括PMOS管(701)、PMOS管(702)、NMOS管(703)和NMOS管(704)，其中PMOS管(701)以及NMOS管(704)的柵極連接在一起作為第一時(shí)鐘控制結(jié)構(gòu)的輸入端In，PMOS管(701)的源極接電源VDD，漏極接PMOS管(702)的源極，PMOS管(702)的漏極接NMOS管(703)的漏極并作為第一時(shí)鐘控制結(jié)構(gòu)的輸出端Out，NMOS管(703)的源極接NMOS管(704)的漏極，NMOS管(704)的源極接電源地VSS，PMOS管(702)的柵極作為第一時(shí)鐘控制結(jié)構(gòu)的輸入端CP，接時(shí)鐘信號(hào)CP，NMOS管(703)的柵極作為第一時(shí)鐘控制結(jié)構(gòu)的輸入端CPN，接時(shí)鐘輸入結(jié)構(gòu)(110)的輸出端CPN，第一時(shí)鐘控制結(jié)構(gòu)的輸入端In接數(shù)據(jù)輸入結(jié)構(gòu)(101)的輸出端Out和延時(shí)結(jié)構(gòu)(103)的輸入端In，第一時(shí)鐘控制結(jié)構(gòu)的輸出端Out接數(shù)據(jù)主鎖存結(jié)構(gòu)(105)的輸入端In1。
5.根據(jù)權(quán)利要求1所述的FinFET工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述第二時(shí)鐘控制結(jié)構(gòu)(104)包括PMOS管(705)、PMOS管(706)、NMOS管(707)和NMOS管(708)，其中PMOS管(705)以及NMOS管(708)的柵極連接在一起作為第二時(shí)鐘控制結(jié)構(gòu)的輸入端In，PMOS管(705)的源極接電源VDD，漏極接PMOS管(706)的源極，PMOS管(706)的漏極接NMOS管(707)的漏極并作為第二時(shí)鐘控制結(jié)構(gòu)的輸出端Out，NMOS管(707)的源極接NMOS管(708)的漏極，NMOS管(708)的源極接電源地VSS，PMOS管(706)的柵極作為第二時(shí)鐘控制結(jié)構(gòu)的輸入端CP，接時(shí)鐘信號(hào)CP，NMOS管(707)的柵極作為第二時(shí)鐘控制結(jié)構(gòu)的輸入端CPN，接時(shí)鐘輸入結(jié)構(gòu)(110)的輸出端CPN，第二時(shí)鐘控制結(jié)構(gòu)的輸入端In接延時(shí)結(jié)構(gòu)(103)的輸出端Out，第二時(shí)鐘控制結(jié)構(gòu)的輸出端Out接數(shù)據(jù)主鎖存結(jié)構(gòu)(105)的輸入端In2。
6.根據(jù)權(quán)利要求1所述的FinFET工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述第三時(shí)鐘控制結(jié)構(gòu)(106)包括PMOS管(709)、PMOS管(710)、NMOS管(711)和NMOS管(712)，其中PMOS管(709)和NMOS管(712)的柵極連接在一起作為第三時(shí)鐘控制結(jié)構(gòu)的輸入端In，PMOS管(709)的源極接電源VDD，漏極接PMOS管(710)的源極，PMOS管(710)的漏極接NMOS管(711)的漏極并作為第三時(shí)鐘控制結(jié)構(gòu)的輸出端Out，NMOS管(711)的源極接NMOS管(712)的漏極，NMOS管(712)的源極接電源地VSS，PMOS管(710)的柵極作為第三時(shí)鐘控制結(jié)構(gòu)的輸入端CPN，接時(shí)鐘輸入結(jié)構(gòu)(110)的輸出端CPN，NMOS管(711)的柵極作為第三時(shí)鐘控制結(jié)構(gòu)的...
【技術(shù)特征摘要】
1.一種finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述數(shù)據(jù)輸入結(jié)構(gòu)(101)結(jié)構(gòu)由第一反相器電路構(gòu)成，第一反相器電路包括pmos管(601)和nmos管(602),其中pmos管(601)和nmos管(602)的柵極連接在一起作為第一反相器電路的輸入端in，pmos管(601)的源極接電源vdd，漏極接nmos管(602)的漏極并作為第一反相器電路的輸出端out，nmos管(602)的源極接電源地vss，第一反相器電路輸入端in接觸發(fā)器電路的輸入信號(hào)input，輸出端out接第一時(shí)鐘控制結(jié)構(gòu)(102)的輸入端in和延時(shí)結(jié)構(gòu)(103)的輸入端in。
3.根據(jù)權(quán)利要求1所述的finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述時(shí)鐘輸入結(jié)構(gòu)(110)由第三反相器電路構(gòu)成，第三反相器電路包括pmos管(605)和nmos管(606)，其中pmos管(605)和nmos管(606)的柵極連接在一起作為第三反相器電路的輸入端in，pmos管(605)的源極接電源vdd，漏極接nmos管(606)的漏極并作為第三反相器電路的輸出端out，nmos管606的源極接電源地vss，第三反相器電路輸入端in接時(shí)鐘信號(hào)cp，輸出端cpn同時(shí)接時(shí)鐘控制結(jié)構(gòu)第一時(shí)鐘控制結(jié)構(gòu)(102)、第二時(shí)鐘控制結(jié)構(gòu)(104)、第三時(shí)鐘控制結(jié)構(gòu)(106)和第四時(shí)鐘控制結(jié)構(gòu)(107)的輸入端cpn，以及數(shù)據(jù)主鎖存結(jié)構(gòu)(105)和數(shù)據(jù)從鎖存結(jié)構(gòu)(108)的輸入端cpn。
4.根據(jù)權(quán)利要求1所述的finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述第一時(shí)鐘控制結(jié)構(gòu)(102)包括pmos管(701)、pmos管(702)、nmos管(703)和nmos管(704)，其中pmos管(701)以及nmos管(704)的柵極連接在一起作為第一時(shí)鐘控制結(jié)構(gòu)的輸入端in，pmos管(701)的源極接電源vdd，漏極接pmos管(702)的源極，pmos管(702)的漏極接nmos管(703)的漏極并作為第一時(shí)鐘控制結(jié)構(gòu)的輸出端out，nmos管(703)的源極接nmos管(704)的漏極，nmos管(704)的源極接電源地vss，pmos管(702)的柵極作為第一時(shí)鐘控制結(jié)構(gòu)的輸入端cp，接時(shí)鐘信號(hào)cp，nmos管(703)的柵極作為第一時(shí)鐘控制結(jié)構(gòu)的輸入端cpn，接時(shí)鐘輸入結(jié)構(gòu)(110)的輸出端cpn，第一時(shí)鐘控制結(jié)構(gòu)的輸入端in接數(shù)據(jù)輸入結(jié)構(gòu)(101)的輸出端out和延時(shí)結(jié)構(gòu)(103)的輸入端in，第一時(shí)鐘控制結(jié)構(gòu)的輸出端out接數(shù)據(jù)主鎖存結(jié)構(gòu)(105)的輸入端in1。
5.根據(jù)權(quán)利要求1所述的finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述第二時(shí)鐘控制結(jié)構(gòu)(104)包括pmos管(705)、pmos管(706)、nmos管(707)和nmos管(708)，其中pmos管(705)以及nmos管(708)的柵極連接在一起作為第二時(shí)鐘控制結(jié)構(gòu)的輸入端in，pmos管(705)的源極接電源vdd，漏極接pmos管(706)的源極，pmos管(706)的漏極接nmos管(707)的漏極并作為第二時(shí)鐘控制結(jié)構(gòu)的輸出端out，nmos管(707)的源極接nmos管(708)的漏極，nmos管(708)的源極接電源地vss，pmos管(706)的柵極作為第二時(shí)鐘控制結(jié)構(gòu)的輸入端cp，接時(shí)鐘信號(hào)cp，nmos管(707)的柵極作為第二時(shí)鐘控制結(jié)構(gòu)的輸入端cpn，接時(shí)鐘輸入結(jié)構(gòu)(110)的輸出端cpn，第二時(shí)鐘控制結(jié)構(gòu)的輸入端in接延時(shí)結(jié)構(gòu)(103)的輸出端out，第二時(shí)鐘控制結(jié)構(gòu)的輸出端out接數(shù)據(jù)主鎖存結(jié)構(gòu)(105)的輸入端in2。
6.根據(jù)權(quán)利要求1所述的finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述第三時(shí)鐘控制結(jié)構(gòu)(106)包括pmos管(709)、pmos管(710)、nmos管(711)和nmos管(712)，其中pmos管(709)和nmos管(712)的柵極連接在一起作為第三時(shí)鐘控制結(jié)構(gòu)的輸入端in，pmos管(709)的源極接電源vdd，漏極接pmos管(710)的源極，pmos管(710)的漏極接nmos管(711)的漏極并作為第三時(shí)鐘控制結(jié)構(gòu)的輸出端out，nmos管(711)的源極接nmos管(712)的漏極，nmos管(712)的源極接電源地vss，pmos管(710)的柵極作為第三時(shí)鐘控制結(jié)構(gòu)的輸入端cpn，接時(shí)鐘輸入結(jié)構(gòu)(110)的輸出端cpn，nmos管(711)的柵極作為第三時(shí)鐘控制結(jié)構(gòu)的輸入端cp，接時(shí)鐘信號(hào)cp，第三時(shí)鐘控制結(jié)構(gòu)的輸入端in接數(shù)據(jù)主鎖存結(jié)構(gòu)(105)的輸出端out1，第三時(shí)鐘控制結(jié)構(gòu)的輸出端out接數(shù)據(jù)從鎖存結(jié)構(gòu)(108)的輸入端in1。
7.根據(jù)權(quán)利要求1所述的finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述第四時(shí)鐘控制結(jié)構(gòu)(107)包括pmos管(713)、pmos管(714)、nmos管(715)和nmos管(716)，其中pmos管(713)和nmos管(716)的柵極連接在一起作為第四時(shí)鐘控制結(jié)構(gòu)的輸入端in，pmos管(713)的源極接電源vdd，漏極接pmos管(714)的源極，pmos管(714)的漏極接nmos管(715)的漏極作為第四時(shí)鐘控制結(jié)構(gòu)的輸出端out，nmos管(715)的源極接nmos管(716)的漏極，nmos管(716)的源極接電源地vss，pmos管(714)的柵極作為第四時(shí)鐘控制結(jié)構(gòu)的輸入端cpn，接時(shí)鐘輸入結(jié)構(gòu)(110)的輸出端cpn，nmos管(715)的柵極作為第四時(shí)鐘控制結(jié)構(gòu)的輸入端cp，接時(shí)鐘信號(hào)cp，第四時(shí)鐘控制結(jié)構(gòu)的輸入端in接數(shù)據(jù)主鎖存結(jié)構(gòu)(105)的輸出端out2，第四時(shí)鐘控制結(jié)構(gòu)的輸出端out接數(shù)據(jù)從鎖存結(jié)構(gòu)(108)的輸入端in2。
8.根據(jù)權(quán)利要求1所述的finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述數(shù)據(jù)主鎖存結(jié)構(gòu)(105)包括第一大驅(qū)動(dòng)c單元結(jié)構(gòu)(201)、第二大驅(qū)動(dòng)c單元結(jié)構(gòu)(203)、第一大驅(qū)動(dòng)時(shí)鐘控制雙輸入反相器(202)和第二大驅(qū)動(dòng)時(shí)鐘控制雙輸入反相器(204)；
9.根據(jù)權(quán)利要求8所述的finfet工藝的冗余反饋鎖存多層次抗單粒子加固觸發(fā)器，其特征在于，所述第一大驅(qū)動(dòng)c單元結(jié)構(gòu)(201)包括第一叉指結(jié)構(gòu)大驅(qū)動(dòng)器件(301)、pmos管(302)、nmos管(303)和第二叉指結(jié)構(gòu)大驅(qū)動(dòng)器件(304)；其中第一叉指結(jié)構(gòu)大驅(qū)動(dòng)器件(301)和第二叉指...
【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：張彥龍，孫雨，李同德，王亮，朱永欽，呂曼，李東強(qiáng)，
申請(qǐng)(專(zhuān)利權(quán))人：北京微電子技術(shù)研究所，
類(lèi)型：發(fā)明
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。