【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及數(shù)字圖像處理領(lǐng)域，尤其涉及一種基于fpga的視頻圖像實(shí)時(shí)降噪系統(tǒng)。
技術(shù)介紹
1、圖像作為外界信息的載體，是人類采集信息、傳播信息和存儲(chǔ)信息的重要手段，所以圖像信息的采集、傳遞和處理具有十分重要的研究意義。數(shù)字圖像在采集和傳輸過程中通常會(huì)受到各種外界因素的干擾和影響，摻雜一些無效信息，而在進(jìn)行物體辨識(shí)和檢測(cè)等高級(jí)操作時(shí)，這些無效信息會(huì)影響到相關(guān)的操作過程和算法的運(yùn)行結(jié)果，使最終得到的圖像質(zhì)量下降。因此，在執(zhí)行目標(biāo)辨識(shí)等高級(jí)算法前，需要對(duì)數(shù)字圖像進(jìn)行濾波等操作來去除其中的干擾信息和無效信息。
2、數(shù)字圖像在輸入、采集等過程中受到的干擾絕大部分來自于各種噪聲，圖像噪聲主要來源于圖像傳感器噪聲和信道傳輸誤差引起的噪聲等。為了抑制或消除圖像中的噪聲，需要對(duì)圖像進(jìn)行濾波操作。目前，圖像降噪算法可以通過軟件或硬件的方式來實(shí)現(xiàn)。相比之下，通過軟件的方式實(shí)時(shí)性較差，無法實(shí)現(xiàn)高分辨率圖像的實(shí)時(shí)濾波降噪。然而，就采用硬件的實(shí)現(xiàn)方式而言，asic的硬件是完全定制且不能修改的，可實(shí)現(xiàn)的功能較為單一，通用性較差。dsp具有較強(qiáng)的數(shù)字信號(hào)處理能力，但采用的是串行指令系統(tǒng)，在通信方面會(huì)受到一定的限制。相比之下，fpga采用并行指令系統(tǒng)，能夠在相同時(shí)間內(nèi)處理更多的數(shù)據(jù)信息，具備更好的實(shí)時(shí)性；fpga屬于可編程可重構(gòu)器件，可以在不改變硬件結(jié)構(gòu)的前提下實(shí)現(xiàn)更多的功能，在靈活性方面具有極大的優(yōu)勢(shì)。
技術(shù)實(shí)現(xiàn)思路
1、本專利技術(shù)為解決該領(lǐng)域中的上述問題，提出了一種基于fpga的視頻圖像實(shí)時(shí)降噪系
2、本專利技術(shù)采用的技術(shù)方案如下：一種基于fpga的視頻圖像實(shí)時(shí)降噪系統(tǒng)，包括：
3、ov5640圖像傳感器、圖像采集模塊、圖像處理模塊、圖像緩存模塊、圖像傳輸控制模塊以及顯示設(shè)備；
4、所述ov5640圖像傳感器，用于實(shí)時(shí)采集數(shù)字圖像數(shù)據(jù)，并將所述數(shù)字圖像數(shù)據(jù)傳輸至圖像采集模塊；
5、所述圖像采集模塊，用于按照規(guī)定的數(shù)據(jù)協(xié)議格式接收由ov5640圖像傳感器采集的數(shù)字圖像數(shù)據(jù)，并傳輸至圖像處理模塊；
6、所述圖像處理模塊包括灰度化處理模塊、高斯濾波模塊，用于完成對(duì)數(shù)字圖像數(shù)據(jù)的灰度轉(zhuǎn)換和實(shí)時(shí)降噪；
7、所述圖像緩存模塊，包括sdram?fifo控制模塊、sdram控制器模塊，通過將所述圖像處理模塊處理后的數(shù)字圖像數(shù)據(jù)寫入sdram中實(shí)現(xiàn)圖像數(shù)據(jù)的緩存；
8、所述圖像傳輸控制模塊，用于將圖像緩存模塊的數(shù)字圖像數(shù)據(jù)，按照顯示設(shè)備支持的數(shù)據(jù)格式傳輸給顯示設(shè)備；
9、所述顯示設(shè)備，用于實(shí)時(shí)顯示處理完成的圖像數(shù)據(jù)。
10、所述圖像處理模塊中，灰度化處理模塊與高斯濾波模塊間，增設(shè)3×3像素矩陣緩存模塊；所述像素矩陣緩存模塊為雙端ram?ip核，包括ram1和ram0，分別用于緩存前兩行的像素?cái)?shù)據(jù)，最新寫入的數(shù)據(jù)作為當(dāng)前行；當(dāng)前兩行的數(shù)據(jù)讀取完畢后，將第二行的數(shù)據(jù)寫入第一行，隨后將當(dāng)前行的數(shù)據(jù)寫入第二行，以實(shí)現(xiàn)ram中數(shù)據(jù)的動(dòng)態(tài)更新。
11、所述圖像緩存模塊中，sdram?fifo控制模塊將sdram封裝為fifo接口；sdram控制器模塊通過工作狀態(tài)機(jī)實(shí)現(xiàn)對(duì)sdram工作狀態(tài)的控制；所述sdram?fifo控制模塊調(diào)用quartus平臺(tái)的異步fifo?ip核；將sdram的行列地址轉(zhuǎn)換為24位線性地址；在sdram中開辟兩塊同樣大小的存儲(chǔ)空間緩存圖像數(shù)據(jù)，實(shí)現(xiàn)乒乓操作。
12、所述的sdram控制器模塊包括sdram狀態(tài)控制模塊、sdram數(shù)據(jù)模塊和sdram指令模塊；
13、所述sdram狀態(tài)控制模塊通過兩個(gè)三段式線性狀態(tài)機(jī)來分別實(shí)現(xiàn)對(duì)sdram上電初始化流程的控制和sdram刷新、讀寫流程的控制；
14、所述sdram指令模塊接收sdram狀態(tài)控制模塊發(fā)出的初始化狀態(tài)和工作狀態(tài)信息，并根據(jù)sdram數(shù)據(jù)手冊(cè)中的指令表，將不同狀態(tài)對(duì)應(yīng)的指令控制信號(hào)賦值給sdram的信號(hào)線和地址線，向sdram輸出控制指令；
15、所述sdram數(shù)據(jù)模塊，根據(jù)sdram狀態(tài)控制模塊發(fā)出的狀態(tài)信息，控制sdram的雙向數(shù)據(jù)總線；當(dāng)處于讀操作狀態(tài)時(shí)，寄存從sdram中讀出的數(shù)據(jù)；當(dāng)處于寫操作狀態(tài)時(shí)，將待寫入的數(shù)據(jù)輸出到sdram數(shù)據(jù)總線上。
16、所述高斯濾波模塊選擇σ＝0.8的高斯濾波模板，如下方公式所示：
17、
18、所述高斯濾波模塊生成3×3窗口的像素?cái)?shù)據(jù)窗口。
19、所述像素矩陣與高斯濾波模板進(jìn)行卷積運(yùn)算，得到如下公式：
20、
21、其中，f(x-1,y-1)～f(x+1,y+1)表示3×3像素矩陣中的各個(gè)像素點(diǎn)；在時(shí)鐘信號(hào)和時(shí)鐘使能信號(hào)的驅(qū)動(dòng)下，利用兩個(gè)時(shí)鐘周期完成公式中大括號(hào)內(nèi)的全部運(yùn)算；隨后，再利用一個(gè)時(shí)鐘周期將運(yùn)算結(jié)果右移4位，得到最終的像素值。
22、本專利技術(shù)的有益效果：本專利技術(shù)提供了一種基于fpga的視頻圖像實(shí)時(shí)降噪系統(tǒng)，該系統(tǒng)能夠通過ov5640圖像傳感器實(shí)時(shí)采集圖像信息，并能夠以較低的功耗和邏輯資源占用率實(shí)現(xiàn)視頻圖像實(shí)時(shí)降噪的功能，最終可以通過顯示設(shè)備實(shí)時(shí)顯示最終的處理結(jié)果。本專利技術(shù)有效地提高了降噪系統(tǒng)的實(shí)時(shí)性，并降低了硬件資源占用率，能夠適用于高分辨率、高幀率、高實(shí)時(shí)性的應(yīng)用場(chǎng)景。
本文檔來自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種基于FPGA的視頻圖像實(shí)時(shí)降噪系統(tǒng)，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的基于FPGA的視頻圖像實(shí)時(shí)降噪系統(tǒng)，其特征在于，所述圖像處理模塊中，灰度化處理模塊與高斯濾波模塊間，增設(shè)3×3像素矩陣緩存模塊；所述像素矩陣緩存模塊為雙端RAM?IP核，包括RAM1和RAM0，分別用于緩存前兩行的像素?cái)?shù)據(jù)，最新寫入的數(shù)據(jù)作為當(dāng)前行；當(dāng)前兩行的數(shù)據(jù)讀取完畢后，將第二行的數(shù)據(jù)寫入第一行，隨后將當(dāng)前行的數(shù)據(jù)寫入第二行，以實(shí)現(xiàn)RAM中數(shù)據(jù)的動(dòng)態(tài)更新。
3.根據(jù)權(quán)利要求1所述的基于FPGA的視頻圖像實(shí)時(shí)降噪系統(tǒng)，其特征在于，所述圖像緩存模塊中，SDRAM?FIFO控制模塊將SDRAM封裝為FIFO接口；SDRAM控制器模塊通過工作狀態(tài)機(jī)實(shí)現(xiàn)對(duì)SDRAM工作狀態(tài)的控制；所述SDRAM?FIFO控制模塊調(diào)用Quartus平臺(tái)的異步FIFOIP核；將SDRAM的行列地址轉(zhuǎn)換為24位線性地址；在SDRAM中開辟兩塊同樣大小的存儲(chǔ)空間緩存圖像數(shù)據(jù)，實(shí)現(xiàn)乒乓操作。
4.根據(jù)權(quán)利要求3所述的基于FPGA的視頻圖像實(shí)時(shí)降噪系統(tǒng)，其特征在于，所述的SDRAM控制器模塊
5.根據(jù)權(quán)利要求1-4任一所述的基于FPGA的視頻圖像實(shí)時(shí)降噪系統(tǒng)，其特征在于，所述高斯濾波模塊選擇σ＝0.8的高斯濾波模板，如下方公式所示：
6.根據(jù)權(quán)利要求5所述的基于FPGA的視頻圖像實(shí)時(shí)降噪系統(tǒng)，其特征在于，所述高斯濾波模塊生成3×3窗口的像素?cái)?shù)據(jù)窗口。
7.根據(jù)權(quán)利要求6所述的基于FPGA的視頻圖像實(shí)時(shí)降噪系統(tǒng)，其特征在于，所述像素矩陣與高斯濾波模板進(jìn)行卷積運(yùn)算，得到如下公式：
...【技術(shù)特征摘要】
1.一種基于fpga的視頻圖像實(shí)時(shí)降噪系統(tǒng)，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的基于fpga的視頻圖像實(shí)時(shí)降噪系統(tǒng)，其特征在于，所述圖像處理模塊中，灰度化處理模塊與高斯濾波模塊間，增設(shè)3×3像素矩陣緩存模塊；所述像素矩陣緩存模塊為雙端ram?ip核，包括ram1和ram0，分別用于緩存前兩行的像素?cái)?shù)據(jù)，最新寫入的數(shù)據(jù)作為當(dāng)前行；當(dāng)前兩行的數(shù)據(jù)讀取完畢后，將第二行的數(shù)據(jù)寫入第一行，隨后將當(dāng)前行的數(shù)據(jù)寫入第二行，以實(shí)現(xiàn)ram中數(shù)據(jù)的動(dòng)態(tài)更新。
3.根據(jù)權(quán)利要求1所述的基于fpga的視頻圖像實(shí)時(shí)降噪系統(tǒng)，其特征在于，所述圖像緩存模塊中，sdram?fifo控制模塊將sdram封裝為fifo接口；sdram控制器模塊通過工作狀態(tài)機(jī)實(shí)現(xiàn)對(duì)sdram工作狀態(tài)的控制；所述sdram?fifo控制模塊調(diào)用quartus平...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：謝艾林，梅國(guó)暉，
申請(qǐng)(專利權(quán))人：東北大學(xué)，
類型：發(fā)明
國(guó)別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。