【技術實現步驟摘要】
【國外來華專利技術】
技術介紹
1、本專利技術一般涉及半導體制造領域，尤其涉及背側接觸部。
2、互補金屬氧化物半導體(cmos)技術通常用于作為先進集成電路(下文稱為“ic”)的一部分的場效應晶體管(下文稱為“fet”)，所述先進集成電路諸如中央處理單元(下文稱為“cpu”)、存儲器、存儲裝置等。隨著對減小晶體管器件的尺寸的需求的持續，納米片fet有助于實現減小的fet器件占用面積，同時保持fet器件性能。納米片器件包含一層或多層半導體溝道材料部分，所述半導體溝道材料部分具有大致小于其寬度的垂直厚度。納米片fet包括在一對源極/漏極外延區之間延伸的多個堆疊的納米片。器件可以是柵極全包圍器件或晶體管，其中柵極圍繞納米片溝道的一部分。
技術實現思路
1、根據實施例，提供了一種半導體器件。該半導體器件包括第一源極漏極區、第二源極漏極區、在第一源極漏極區上方垂直對準并且電連接至第一源極漏極區的上部源極漏極接觸部、以及在第二源極漏極區下方垂直對準并且電連接至第二源極漏極區的底部源極漏極接觸部，其中底部源極漏極接觸部和上部源極漏極接觸部位于半導體器件的相對側上，其中電介質間隔件(spacer)圍繞底部源極漏極接觸部的相對的垂直側表面，其中電介質間隔件與底部隔離區的垂直側表面和下水平表面重疊。
2、根據實施例，提供了一種半導體器件。該半導體器件包括第一源極漏極區、第二源極漏極區、在第一源極漏極區上方垂直對準并且電連接至第一源極漏極區的上部源極漏極接觸部、以及在第二源極漏極區下方垂直對準并且電
3、根據實施例，提供了一種方法。該方法包括：在襯底上形成雙納米片堆疊，在相鄰的雙納米片堆疊之間形成淺溝槽隔離，將雙納米片堆疊劃分為第一納米片堆疊和第二納米片堆疊，在劃分的雙納米片堆疊中形成淺溝槽隔離，在第一納米片堆疊和第二納米片堆疊之間及其下方的開口中形成非摻雜的硅緩沖外延，形成到與第一納米片堆疊相鄰的第一源極漏極區的上水平面的頂部源極漏極接觸部，將載體晶圓鍵合到第一納米片堆疊和第二納米片堆疊上方的襯底上表面，去除第一納米片堆疊和第二納米片堆疊之間的第二源極漏極區下方的非摻雜的硅緩沖外延，形成到第二源極漏極區的下水平面的底部源極漏極接觸部，該底部源極漏極接觸部和第二源極漏極區垂直對準，其中底部源極漏極接觸部的寬度寬于第二源極漏極區的寬度。
本文檔來自技高網...【技術保護點】
1.一種半導體器件，包括：
2.根據權利要求1所述的半導體器件，其中，
3.根據權利要求1所述的半導體器件，其中，
4.根據權利要求1所述的半導體器件，還包括：
5.根據權利要求4所述的半導體器件，還包括：
6.一種方法，包括：
7.根據權利要求6所述的方法，其中
8.根據權利要求7所述的方法，其中
9.根據權利要求6所述的方法，還包括：
10.根據權利要求9所述的方法，其中
11.根據權利要求6所述的方法，還包括：
12.根據權利要求6所述的方法，還包括：
13.根據權利要求6所述的方法，其中
14.根據權利要求6所述的方法，還包括：
15.根據權利要求6所述的方法，還包括：
【技術特征摘要】
【國外來華專利技術】
1.一種半導體器件，包括：
2.根據權利要求1所述的半導體器件，其中，
3.根據權利要求1所述的半導體器件，其中，
4.根據權利要求1所述的半導體器件，還包括：
5.根據權利要求4所述的半導體器件，還包括：
6.一種方法，包括：
7.根據權利要求6所述的方法，其中
8.根據權利要求7所述的方...
【專利技術屬性】
技術研發人員：謝瑞龍，崔起植，王俊利，S·戈什，J·福羅吉爾，成敏圭，T·斯坦達爾特，N·J·勞貝特，卜惠明，
申請(專利權)人：國際商業機器公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。