【技術實現步驟摘要】
本技術屬于fpga以太網傳輸，具體涉及一種基于大容量fpga的以太網傳輸電路。
技術介紹
1、基于市場要求和設計理念的不斷變化，對于fpga板的容量需求變得越來越大。隨之而來得，就是對fpga板各部分設計要求不斷提高。現有fpga芯片和光纖鏈路之間的以太網傳輸路數少，無法滿足大容量的傳輸速率，并且現有的光纖鏈路很多只有光收發一體模塊，對于該模塊光纖接收和發射的鏈路有限，無法滿足多鏈路的光纖數據傳輸。
2、因此，針對上述問題，予以進一步改進。
技術實現思路
1、本技術的主要目的在于提供一種基于大容量fpga的以太網傳輸電路，其通過fpga芯片d51、24路并行光發射模塊d89、24路并行光接收模塊d90、12路并行光收發一體模塊d91和供電模塊進行聯動，從而根據需求選擇fpga芯片與光纖鏈路之間的以太網傳輸路數，可以同時滿足大容量的以太網傳輸速率，并且根據需求選擇各個光纖鏈路的模塊的啟用，從而滿足fpga芯片的多鏈路光纖數據傳輸，從而具有傳輸速率更快、傳輸數據更多等優點。
2、為達到以上目的，本技術提供一種基于大容量fpga的以太網傳輸電路，包括fpga芯片d51、24路并行光發射模塊d89、24路并行光接收模塊d90、12路并行光收發一體模塊d91和供電模塊，所述fpga芯片d51通過以太網協議分別與所述24路并行光發射模塊d89、所述24路并行光接收模塊d90和所述12路并行光收發一體模塊d91電性連接，其中：
3、所述24路并行光發射模塊d8
4、所述24路并行光接收模塊d90的24路接收管腳(一共24路，每一路對應兩個管腳)用于將外界光纖信息進行接收并且通過以太網傳輸到fpga芯片d51，所述fpga芯片d51的bc45管腳與所述24路并行光接收模塊d90的d14管腳電性連接，所述fpga芯片d51的bc46管腳與所述24路并行光接收模塊d90的d15管腳電性連接，所述fpga芯片d51的ba45管腳與所述24路并行光接收模塊d90的c12管腳電性連接，所述fpga芯片d51的ba46管腳與所述24路并行光接收模塊d90的c13管腳電性連接，所述fpga芯片d51的aw45管腳與所述24路并行光接收模塊d90的b10管腳電性連接，所述fpga芯片d51的aw46管腳與所述24路并行光接收模塊d90的b11管腳電性連接，所述fpga芯片d51的av43管腳與所述24路并行光接收模塊d90的d10管腳電性連接，所述fpga芯片d51的av44管腳與所述24路并行光接收模塊d90的d11管腳電性連接(此處選擇4路進行描述，一共24路均與d51連接，每一路，例如對于p16/n16，可以提供25g的傳輸速率，根據需求設置傳輸路數)；
5、所述12路并行光收發一體模塊d91的12路發射管腳(一共12路，每一路對應兩個管腳)用于將fpga芯片d51通過以太網傳輸的高速信號轉變為光信號并且進行發射，所述12路并行光收發一體模塊d91的12路接收管腳(一共12路，每一路對應兩個管腳)用于將外界光纖信息進行接收并且通過以太網傳輸到fpga芯片d51，所述fpga芯片d51的an45管腳與所述12路并行光收發一體模塊d91的b18管腳電性連接，所述fpga芯片d51的an46管腳與所述12路并行光收發一體模塊d91的b19管腳電性連接，所述fpga芯片d51的an40管腳與所述12路并行光收發一體模塊d91的j18管腳電性連接，所述fpga芯片d51的an41管腳與所述12路并行光收發一體模塊d91的j19管腳電性連接(此處選擇1路接收和1路發射進行描述，一共12路均與d51連接，每一路，例如對于p24/n24，可以提供25g的傳輸速率，根據需求設置傳輸路數)；
6、所述供電模塊包括第一路供電單元、第二路供電單元、第三路供電單元和第四路供電單元，所述第一路供電單元與所述24路并行光發射模塊d89電性連接，所述第二路供電單元與所述24路并行光接收模塊d90電性連接，所述第三路供電單元和所述第四路供電單元分別與所述12路并行光收發一體模塊d91電性連接。作為上述技術方案的進一步優選的技術方案，所述第一路供電單元包括磁珠l2，所述磁珠l2的第一端連接輸入電源端并且所述磁珠l2的第二端連接第一輸出電源端(f1_vcct3.3)，所述磁珠l2的第二端分別通過電容c1252接地、電容c1256接地、電容c1260接地、電容c1264接地、電容c1268接地和電容c1272接地。
7、作為上述技術方案的進一步優選的技術方案，所述第二路供電單元包括磁珠l3，所述磁珠l3的第一端連接輸入電源端并且所述磁珠l3的第二端連接第二輸出電源端(f2_vccr3.3)，所述磁珠l3的第二端分別通過電容c1253接地、電容c1257接地、電容c1261接地、電容c1265接地、電容c1269接地和電容c1273接地。
8、作為上述技術方案的進一步優選的技術方案，所述第三路供電單元包括磁珠l4，所述磁珠l4的第一端連接輸入電源端并且所述磁珠l4的第二端連接第三輸出電源端(f3_vccr3.3)，所述磁珠l4的第二端分別通過電容c1254接地、電容c1258接地、電容c1262接地、電容c1266接地、電容c1270接地和電容c1274接地；
9、所述第四路供電單元包括磁珠l5，所述磁珠l5的第一端連接輸入電源端并且所述磁珠l5的第二端連接第四輸出電源端(f3_vcct3.3)，所述磁珠l5的第二端分別通過電容c1255接地、電容c1259接地、電容c1263接地、電容c1267接地、電容c1271接地和電容c1275接地。
10、作為上述技術方案的進一步優選的技術方案，所述第一輸出電源端與所述24路并行光發射模塊d89的供電端電性連接；所述第二輸出電源端與所述24路并行光本文檔來自技高網...
【技術保護點】
1.一種基于大容量FPGA的以太網傳輸電路，其特征在于，包括FPGA芯片D51、24路并行光發射模塊D89、24路并行光接收模塊D90、12路并行光收發一體模塊D91和供電模塊，所述FPGA芯片D51通過以太網協議分別與所述24路并行光發射模塊D89、所述24路并行光接收模塊D90和所述12路并行光收發一體模塊D91電性連接，其中：
2.根據權利要求1所述的一種基于大容量FPGA的以太網傳輸電路，其特征在于，所述第一路供電單元包括磁珠L2，所述磁珠L2的第一端連接輸入電源端并且所述磁珠L2的第二端連接第一輸出電源端，所述磁珠L2的第二端分別通過電容C1252接地、電容C1256接地、電容C1260接地、電容C1264接地、電容C1268接地和電容C1272接地。
3.根據權利要求2所述的一種基于大容量FPGA的以太網傳輸電路，其特征在于，所述第二路供電單元包括磁珠L3，所述磁珠L3的第一端連接輸入電源端并且所述磁珠L3的第二端連接第二輸出電源端，所述磁珠L3的第二端分別通過電容C1253接地、電容C1257接地、電容C1261接地、電容C1265接地、電容
4.根據權利要求3所述的一種基于大容量FPGA的以太網傳輸電路，其特征在于，所述第三路供電單元包括磁珠L4，所述磁珠L4的第一端連接輸入電源端并且所述磁珠L4的第二端連接第三輸出電源端，所述磁珠L4的第二端分別通過電容C1254接地、電容C1258接地、電容C1262接地、電容C1266接地、電容C1270接地和電容C1274接地；
5.根據權利要求4所述的一種基于大容量FPGA的以太網傳輸電路，其特征在于，所述第一輸出電源端與所述24路并行光發射模塊D89的供電端電性連接；所述第二輸出電源端與所述24路并行光接收模塊D90的供電端電性連接；所述第三輸出電源端與所述12路并行光收發一體模塊D91的接收供電端電性連接；第四輸出電源端與所述12路并行光收發一體模塊D91的發射供電端電性連接。
6.根據權利要求5所述的一種基于大容量FPGA的以太網傳輸電路，其特征在于，FPGA芯片D51還包括供電濾波電路。
...【技術特征摘要】
1.一種基于大容量fpga的以太網傳輸電路，其特征在于，包括fpga芯片d51、24路并行光發射模塊d89、24路并行光接收模塊d90、12路并行光收發一體模塊d91和供電模塊，所述fpga芯片d51通過以太網協議分別與所述24路并行光發射模塊d89、所述24路并行光接收模塊d90和所述12路并行光收發一體模塊d91電性連接，其中：
2.根據權利要求1所述的一種基于大容量fpga的以太網傳輸電路，其特征在于，所述第一路供電單元包括磁珠l2，所述磁珠l2的第一端連接輸入電源端并且所述磁珠l2的第二端連接第一輸出電源端，所述磁珠l2的第二端分別通過電容c1252接地、電容c1256接地、電容c1260接地、電容c1264接地、電容c1268接地和電容c1272接地。
3.根據權利要求2所述的一種基于大容量fpga的以太網傳輸電路，其特征在于，所述第二路供電單元包括磁珠l3，所述磁珠l3的第一端連接輸入電源端并且所述磁珠l3的第二端連接第二輸出電源端，所述磁珠l3的第二端分別通過電容c1253接地、電容c12...
【專利技術屬性】
技術研發人員：張峻濤，邵樂天，王文勇，
申請(專利權)人：浙江天泓波控電子科技有限公司，
類型：新型
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。