【技術實現步驟摘要】
本專利技術涉及集成電路，特別是一種高速lvds驅動器。
技術介紹
1、lvds(低電壓差分信號)是一種用于高速數據傳輸的技術標準，其技術背景和關鍵特點使其在現代電子通信領域中具有重要地位。lvds的全稱為low-voltage?differentialsignaling。傳統的單端信號傳輸方式往往需要較高的電壓，且易受電磁干擾影響，而lvds通過差分信號傳輸，在低電壓下實現了高效、穩定的信號傳輸。具體來說，lvds的工作電壓通常在350毫伏(mv)左右，這顯著降低了功耗。
2、lvds的差分信號傳輸方式是其另一個重要技術特點。差分信號傳輸是指信號通過兩根平行導線傳輸，一個線攜帶正信號，另一個線攜帶反相信號。在接收端，通過比較兩根線上的電壓差來確定信號值。相比于傳統的單端信號傳輸方式，差分信號傳輸具有更強的抗電磁干擾(emi)能力。電子設備在工作過程中產生的電磁場可能會對信號傳輸產生干擾，尤其在高速數據傳輸的場景下更為明顯。由于lvds采用差分信號傳輸方式，任何外部電磁干擾會同時作用在兩根導線上，而接收端只關心兩根導線之間的電壓差，因此可以有效地抵消大部分外部干擾，從而提高了信號的完整性和可靠性。
3、高數據傳輸速率是lvds的另一個關鍵優勢。lvds能夠實現從數百兆比特每秒(mbps)到數千兆比特每秒(gbps)的數據傳輸速率，這使其非常適用于需要快速數據傳輸的應用，例如高清視頻傳輸和高速通信。在現代電子設備中，高清顯示器和攝像頭的數據傳輸需求日益增長，而lvds能夠滿足這些需求，確保圖像和視頻數據能夠快
4、如圖1所示是傳統lvds驅動器，lvds驅動器在輸入的數據信號發生電平翻轉時，流過輸出匹配阻抗rload的驅動電流會發生反向變化；受工藝電源溫度(process,voltage,temperature,pvt)變化的影響，系統的dc(直流)工作點容易發生變化；輸出共模電平對器件的失配敏感；在正常工作時共模電平可能會受到芯片內外噪聲的干擾；綜上的原因，輸出共模電平很難維持在一個相對精確的值。而輸出共模電平的偏移會造成輸出lvds信號波形的偏移，降低lvds信號的質量，限制lvds信號的傳輸速度。
5、lvds在傳輸過程中，還會有一個很大的問題，也會造成信號質量的降低，從而阻礙傳輸速度，即傳輸過程中“高頻分量衰減”的問題。在實際工作中，主驅動器中的兩組開關mos管并不能隨輸入數據信號電平的翻轉馬上切換工作狀態，開關mos管的導通和關斷都需要時間，流過開關mos管的電流也有一個降低/升高的過程，這就造成了輸出lvds信號不能像矩形波一樣快速翻轉電平，而是有一定的上升/下降時間，當上升/下降時間過長時，lvds信號就會發生失真，出現碼間干擾現象，此時在頻域上表現為高次諧波的損失，即高頻分量在信號傳輸過程中發生了衰減。而且輸出的lvds信號，在一對差分傳輸線上傳播，傳輸線都具有低通特性，在高頻傳輸時，會存在分布電感和分布電容(傳輸線理論)，這會進一步加劇lvds信號高頻分量的衰減，降低lvds信號的質量，從而阻礙lvds信號傳輸速度的提升。
技術實現思路
1、本專利技術的主要目的在于提出一種高速lvds驅動器，解決輸出共模電平發生動態變化從而造成輸出波形的偏移、信號在傳輸過程中發生高頻分量的衰減，造成輸出波形損失高次諧波，出現碼間干擾現象這兩個關鍵問題，實現數據信號的高速傳輸。
2、為實現上述目的，本專利技術提出一種高速lvds驅動器，其主要結構如圖2所示，包含m1、m2、m3、m4四個開關mos管，兩個10kω電阻、運放i0和m5組成的共模反饋電路，兩個預加重電流源ipre。
3、如圖1所示，本專利技術提出的高速lvds驅動器主要工作原理如下：inn和inp是一個差分數據信號，t0時刻信號發生變化，inn為低電平、inp為高電平，頂部電流源im和共模反饋電流源icm(im+icm＝3.5ma)的電流經過m1、output+、100ω負載、output-、m4，從底部3.5ma電流源到達gnd。通過inn和inp的變化，使負載上產生350mv的差分輸出信號。兩個10kω的電阻提取了output+和output-輸出的共模電平，
4、
5、輸出共模電平發生動態變化從而造成輸出波形的偏移,使用偏差放大器比較共模電平和參考值vcmref，將偏差放大器的結果反饋到lvds驅動器，并且實現對輸出共模電平vout_cm的反向調節。具體的反饋過程是：如果共模檢測電路的檢測結果即輸出電壓voutput+和voutput-的平均共模電平值vout_cm升高，即偏差放大器的正輸入端電壓增大，負端輸入vcmref不變，則偏差放大器的輸出電壓vdev升高，則反饋電流源pmos管m5的柵極電壓升高，m5的柵源電壓vgs下降，導致漏級共模反饋電流icm減小，而主驅動電流源的電流im不變，所以流過lvds開關管的總的驅動電流i(i＝icm+im)下降，vout_cm下降。
6、信號在傳輸過程中發生高頻分量的衰減，造成輸出波形損失高次諧波,而預加重邏輯控制的兩個電流源ipre僅在t0時刻后的短時間tn內導通，增大開關時刻的電流，在高速數據信號data發生電平翻轉時，通過在主驅動電流上疊加預加重電流的方式，來加快lvds主驅動器中兩對mos開關管組的狀態切換，從而減小輸出lvds信號電平翻轉時上升/下降的時間，數據信號data電平處于穩態時，預加重電流停止供電。
7、圖3是本專利技術高速lvds驅動電路，采用五管ota作為放大器，五管ota與與m5、cc、rz構成帶密勒補償的二級運放。電路包含兩個極點一個零點，
8、p1＝(gm5rlccrout1)-1#(2)
9、
10、其中rl是二級運放的負載電阻，cl是二級運放的負載電容，gm5是pmos管m5的跨導，rout1是五管ota的輸出電阻。
11、圖4是預加重邏輯的電路實現圖，數據信號經過兩個反相器緩沖進入異或門，另一路信號經過奇數個反相器產生tn的延時后進入異或門，經過異或門邏輯后產生結果xor_out，如圖5所示，異或門結果分別經過奇數和偶數個反相器增大驅動能力后，產生控制ipre的控制信號。當高速數據信號data電平發生跳變時，異或門的輸出結果xor_out，會由高電平“1”跳變為低電平“0”，且維持tn的窗口時間。
12、綜上所述，本專利技術的高速lvds驅動器存在以下優勢：1、本專利技術的高速lvds驅動器輸出共模電平穩定，不會因為輸出共模電平動態變化從而造成輸出波形的偏移。2、本專利技術的高速lvds驅動器通過預加重補償了信號的高頻分量，減小了輸出波形高頻諧波的衰減，提高了lvds信號的質量。
本文檔來自技高網...【技術保護點】
1.一種高速LVDS驅動電路，其包含兩個PMOS輸入M1、M2，兩個NMOS輸入M3、M4，兩個10KΩ的共模電平提取電阻，通過運算放大器I0和PMOS管M5穩定輸出共模電壓，通過邏輯門控制的兩個電流源Ipre實現預加重功能。
【技術特征摘要】
1.一種高速lvds驅動電路，其包含兩個pmos輸入m1、m2，兩個nmos輸入m3、m4，兩個10kω的共模電平...
【專利技術屬性】
技術研發人員：袁永斌，
申請(專利權)人：上海源斌電子科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。