【技術實現步驟摘要】
本專利技術實施例涉及半導體制造領域，尤其涉及一種半導體結構及其形成方法。
技術介紹
1、深溝槽電容器(deep?trench?capacitor，dtc)廣泛應用于天線匹配，射頻濾波和ic去耦，尤其是具有高度和體積限制的應用中，在高的偏置電壓下仍具有非常高的穩定性，極低的漏電流，在一些工業領域起到至關重要的作用。
2、硅基電容以其小型化、高穩定性、低esr/esl等不可替代的優點，正全面取代智能手機ap及pmic終端市場中陶瓷電容的位置。高密度dtc通過三維的結構設計增大了電容的有效面積，從而提高了電容密度。
3、伴隨著信息產業的飛速發展，集成電路的特征尺寸(cd)不斷減小，集成電路芯片的制作工藝也不斷細微化。集成電路芯片制備工藝的發展促使集成電路封裝技術不斷追求對更高性能、更多功能、更小尺寸、更低功耗和成本的需求。
4、在集成電路封裝技術發展中，3d硅通孔(through-silicon-via，tsv)封裝技術是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通，實現芯片之間互連的最新技術。相比于以往ic封裝鍵合和使用凸點的疊加技術，tsv能夠使芯片在三維方向堆疊的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能。
技術實現思路
1、本專利技術實施例解決的問題是提供一種半導體結構及其形成方法，有利于提高半導體結構的性能。
2、為解決上述問題，本專利技術實施例提供一種半導體結構，包括：基底；第一凹槽，位于基底中；多層堆疊的電極層
3、可選的，在基底表面，任一層電極層暴露其下方的相鄰另一層電極層。
4、可選的，半導體結構還包括：互連插塞，位于表面暴露的每一層電極層上且與其電連接。
5、可選的，半導體結構還包括：第一絕緣層，位于最底層的電極層與第一凹槽的側壁和底部之間、且位于最底層的電極層與基底表面之間；第二絕緣層，位于互連結構與最頂層的電極層之間。
6、可選的，半導體結構還包括：保護側墻，位于基底表面的每層電極層的側壁。
7、可選的，多層電極層構成的電容結構與互連結構電連接。
8、可選的，第一凹槽為用于形成貫穿基底的通孔互連結構的凹槽。
9、可選的，介質層包括hfo2、hfsio、tio2、hfzro、hfsion、hftao、hftio、ta2o5、zro2、zrsio2、al2o3、srtio3、basrtio和sin中的一種或多種；電極層的材料包括si、w、cu、co、tin、ti、ta、tan、ru、run和al中的一種或多種。
10、相應的，本專利技術實施例還提供一種半導體結構的形成方法，包括：提供基底；在基底中形成第一凹槽；在第一凹槽中形成多層堆疊的電極層、以及位于相鄰電極層之間的介質層，最底層的電極層覆蓋第一凹槽的各個表面，并延伸位于基底表面，其余電極層在最底層的電極層表面上依次堆疊，最頂層的電極層在第一凹槽中圍成第二凹槽；在第二凹槽中形成互連結構。
11、可選的，在第一凹槽中形成多層堆疊的電極層、以及位于相鄰電極層之間的介質層的步驟包括：在第一凹槽的各個表面、以及基底表面交替堆疊電極材料層和介質材料層，直至最頂層的電極材料層形成；圖形化基底表面的多層電極材料層和介質材料層，形成多個電極層、以及位于相鄰電極層之間的介質層。
12、可選的，圖形化基底表面的多層電極材料層和介質材料層的步驟中，在基底表面，任一層電極層暴露其下方的相鄰另一層電極層。
13、可選的，在第二凹槽中形成互連結構后，形成方法還包括：在表面暴露的每一層電極層上且與其電連接的互連插塞。
14、可選的，在第一凹槽中形成多層堆疊的電極層之前，還包括：形成覆蓋第一凹槽各個表面和基底表面的第一絕緣層；在第一凹槽中形成多層堆疊的電極層的步驟中，最底層的電極層形成于第一絕緣層上；在第二凹槽中形成互連結構之前，形成方法還包括：形成覆蓋第二凹槽各個表面、以及最頂層電極層表面的第二絕緣層；在第二凹槽中形成互連結構的步驟中，互連結構與最頂層的電極層通過第二絕緣層相隔離。
15、可選的，形成第二絕緣層的步驟包括：圖形化基底表面的多層電極材料層和介質材料層之前，形成覆蓋最頂層的電極材料層的絕緣材料層；圖形化絕緣材料層，保留覆蓋最頂層的電極層的絕緣材料層作為第二絕緣層。
16、可選的，在同一步驟中圖形化絕緣材料層、以及圖形成最頂層的電極材料層。
17、可選的，在第二凹槽中形成互連結構的步驟包括：形成填充第二凹槽且覆蓋多層電極層的互連材料層；平坦化互連材料層，保留位于第二凹槽中的互連材料層作為互連結構。
18、可選的，在第二凹槽中形成互連結構之后，形成方法還包括：在基底表面的每層電極層的側壁形成保護側墻。
19、可選的，在第二凹槽中形成互連結構之后，形成方法還包括：將多層電極層構成的電容結構與互連結構電連接。
20、可選的，在第二凹槽中形成互連結構之后，形成方法還包括：對基底進行背面減薄處理，直至露出第二凹槽底部的互連結構。
21、與現有技術相比，本專利技術實施例的技術方案具有以下優點：
22、本專利技術實施例提供的半導體結構中，多層堆疊的電極層位于第一凹槽中，最底層的電極層覆蓋第一凹槽的各個表面，并延伸位于基底表面，其余電極層在最底層的電極層表面上依次堆疊，最頂層的電極層在第一凹槽中圍成第二凹槽，互連結構位于第二凹槽中；本專利技術實施例將多層電極層構成的電容結構與互連結構集成在一個第一凹槽中，有利于減小電容結構和互連結構的占用面積，提高半導體結構的集成度，而且，電容結構與互連結構距離較近，有利于減小電容結構與互連結構之間電信號傳輸的傳輸距離，從而減小信號的損耗，進而提高半導體結構的性能。
23、本專利技術實施例提供的半導體結構的形成方法中，在第一凹槽中形成多層堆疊的電極層、以及位于相鄰電極層之間的介質層，最底層的電極層覆蓋第一凹槽的各個表面，并延伸位于基底表面，其余電極層在最底層的電極層表面上依次堆疊，最頂層的電極層在第一凹槽中圍成第二凹槽，在第二凹槽中形成互連結構；本專利技術實施例將多層電極層構成的電容結構與互連結構集成在一個第一凹槽中，有利于減小電容結構和互連結構的占用面積，提高半導體結構的集成度，而且，電容結構與互連結構距離較近，有利于減小電容結構與互連結構之間電信號傳輸的傳輸距離，從而減小信號的損耗，進而提高半導體結構的性能。
本文檔來自技高網...【技術保護點】
1.一種半導體結構，其特征在于，包括：
2.如權利要求1所述的半導體結構，其特征在于，在所述基底表面，任一層所述電極層暴露其下方的相鄰另一層所述電極層。
3.如權利要求2所述的半導體結構，其特征在于，所述半導體結構還包括：互連插塞，位于表面暴露的每一層所述電極層上且與其電連接。
4.如權利要求1所述的半導體結構，其特征在于，所述半導體結構還包括：第一絕緣層，位于最底層的所述電極層與所述第一凹槽的側壁和底部之間、且位于最底層的所述電極層與所述基底表面之間；
5.如權利要求1所述的半導體結構，其特征在于，所述半導體結構還包括：保護側墻，位于所述基底表面的每層電極層的側壁。
6.如權利要求1所述的半導體結構，其特征在于，多層所述電極層構成的電容結構與所述互連結構電連接。
7.如權利要求1所述的半導體結構，其特征在于，所述第一凹槽為用于形成貫穿所述基底的通孔互連結構的凹槽。
8.如權利要求1所述的半導體結構，其特征在于，所述介質層包括HfO2、HfSiO、TiO2、HfZrO、HfSiON、HfTaO、H
9.一種半導體結構的形成方法，其特征在于，包括：
10.如權利要求9所述的半導體結構的形成方法，其特征在于，在所述第一凹槽中形成多層堆疊的電極層、以及位于相鄰所述電極層之間的介質層的步驟包括：在所述第一凹槽的各個表面、以及所述基底表面交替堆疊電極材料層和介質材料層，直至最頂層的所述電極材料層形成；
11.如權利要求10所述的半導體結構的形成方法，其特征在于，圖形化所述基底表面的多層所述電極材料層和介質材料層的步驟中，在所述基底表面，任一層所述電極層暴露其下方的相鄰另一層所述電極層。
12.如權利要求11所述的半導體結構的形成方法，其特征在于，在所述第二凹槽中形成互連結構后，所述形成方法還包括：在表面暴露的每一層所述電極層上且與其電連接的互連插塞。
13.如權利要求10所述的半導體結構的形成方法，其特征在于，在所述第一凹槽中形成多層堆疊的電極層之前，還包括：形成覆蓋所述第一凹槽各個表面和基底表面的第一絕緣層；
14.如權利要求13所述的半導體結構的形成方法，其特征在于，形成所述第二絕緣層的步驟包括：圖形化所述基底表面的多層所述電極材料層和介質材料層之前，形成覆蓋最頂層的所述電極材料層的絕緣材料層；
15.如權利要求14所述的半導體結構的形成方法，其特征在于，在同一步驟中圖形化所述絕緣材料層、以及圖形成最頂層的所述電極材料層。
16.如權利要求9所述的半導體結構的形成方法，其特征在于，在所述第二凹槽中形成互連結構的步驟包括：形成填充所述第二凹槽且覆蓋多層所述電極層的互連材料層；
17.如權利要求9所述的半導體結構的形成方法，其特征在于，在所述第二凹槽中形成互連結構之后，所述形成方法還包括：在所述基底表面的每層電極層的側壁形成保護側墻。
18.如權利要求9所述的半導體結構的形成方法，其特征在于，在所述第二凹槽中形成互連結構之后，所述形成方法還包括：將多層所述電極層構成的電容結構與所述互連結構電連接。
19.如權利要求9所述的半導體結構的形成方法，其特征在于，在所述第二凹槽中形成互連結構之后，所述形成方法還包括：對所述基底進行背面減薄處理，直至露出所述第二凹槽底部的互連結構。
...【技術特征摘要】
1.一種半導體結構，其特征在于，包括：
2.如權利要求1所述的半導體結構，其特征在于，在所述基底表面，任一層所述電極層暴露其下方的相鄰另一層所述電極層。
3.如權利要求2所述的半導體結構，其特征在于，所述半導體結構還包括：互連插塞，位于表面暴露的每一層所述電極層上且與其電連接。
4.如權利要求1所述的半導體結構，其特征在于，所述半導體結構還包括：第一絕緣層，位于最底層的所述電極層與所述第一凹槽的側壁和底部之間、且位于最底層的所述電極層與所述基底表面之間；
5.如權利要求1所述的半導體結構，其特征在于，所述半導體結構還包括：保護側墻，位于所述基底表面的每層電極層的側壁。
6.如權利要求1所述的半導體結構，其特征在于，多層所述電極層構成的電容結構與所述互連結構電連接。
7.如權利要求1所述的半導體結構，其特征在于，所述第一凹槽為用于形成貫穿所述基底的通孔互連結構的凹槽。
8.如權利要求1所述的半導體結構，其特征在于，所述介質層包括hfo2、hfsio、tio2、hfzro、hfsion、hftao、hftio、ta2o5、zro2、zrsio2、al2o3、srtio3、basrtio和sin中的一種或多種；
9.一種半導體結構的形成方法，其特征在于，包括：
10.如權利要求9所述的半導體結構的形成方法，其特征在于，在所述第一凹槽中形成多層堆疊的電極層、以及位于相鄰所述電極層之間的介質層的步驟包括：在所述第一凹槽的各個表面、以及所述基底表面交替堆疊電極材料層和介質材料層，直至最頂層的所述電極材料層形成；
11.如權利要求10所述的半導體結構的形成方法，其特征在于，圖形化所述基底表...
【專利技術屬性】
技術研發人員：王國強，
申請(專利權)人：中芯國際集成電路制造北京有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。