【技術實現步驟摘要】
本技術屬于fpga協議傳輸，具體涉及一種基于大容量fpga的srio傳輸電路。
技術介紹
1、基于市場要求和設計理念的不斷變化，對于fpga板的容量需求變得越來越大。隨之而來得，就是對fpga板各部分設計要求不斷提高?，F有的有些pfga采用的傳輸協議中，傳輸速率低，傳輸能力差，無法滿足高傳輸速率與能力的傳輸需求。
2、因此，針對上述問題，予以進一步改進。
技術實現思路
1、本技術的主要目的在于提供一種基于大容量fpga的srio傳輸電路，fpga芯片d51通過與vpx連接器xp1之間的srio傳輸協議，實現高傳輸速率與能力，其具有傳輸快、實用性高和使用范圍廣等優點。
2、為達到以上目的，本技術提供一種基于大容量fpga的srio傳輸電路，包括fpga芯片d51和vpx連接器xp1，所述fpga芯片d51和所述vpx連接器xp1電性連接，其中：
3、所述fpga芯片d51的n45管腳通過電容c965與所述vpx連接器xp1的p1_a13管腳電性連接，所述fpga芯片d51的n46管腳通過電容c966與所述vpx連接器xp1的p1_b13管腳電性連接；所述fpga芯片d51的n40管腳與所述vpx連接器xp1的p1_d13管腳電性連接，所述fpga芯片d51的n41管腳與所述vpx連接器xp1的p1_e13管腳電性連接(vpx?gth?r8?p和vpx?gthr8?n用于接收數據，vpx?gth?t8?p和vpx?gth?t8?n用于發射數據，下同)
4、所述fpga芯片d51的m43管腳通過電容c967與所述vpx連接器xp1的p1_b14管腳電性連接，所述fpga芯片d51的m44管腳通過電容c968與所述vpx連接器xp1的p1_c14管腳電性連接；所述fpga芯片d51的m38管腳與所述vpx連接器xp1的p1_e14管腳電性連接，所述fpga芯片d51的m39管腳與所述vpx連接器xp1的p1_f14管腳電性連接；
5、所述fpga芯片d51的l45管腳通過電容c969與所述vpx連接器xp1的p1_a15管腳電性連接，所述fpga芯片d51的l46管腳通過電容c970與所述vpx連接器xp1的p1_b15管腳電性連接；所述fpga芯片d51的l40管腳與所述vpx連接器xp1的p1_d15管腳電性連接，所述fpga芯片d51的l41管腳與所述vpx連接器xp1的p1_e15管腳電性連接；
6、所述fpga芯片d51的k43管腳通過電容c971與所述vpx連接器xp1的p1_b16管腳電性連接，所述fpga芯片d51的k44管腳通過電容c972與所述vpx連接器xp1的p1_c16管腳電性連接；所述fpga芯片d51的j40管腳與所述vpx連接器xp1的p1_e16管腳電性連接，所述fpga芯片d51的j41管腳與所述vpx連接器xp1的p1_f16管腳電性連接；
7、所述fpga芯片d51的j45管腳通過電容c973與所述vpx連接器xp1的p2_a1管腳電性連接，所述fpga芯片d51的j46管腳通過電容c974與所述vpx連接器xp1的p2_b1管腳電性連接；所述fpga芯片d51的g40管腳與所述vpx連接器xp1的p2_d1管腳電性連接，所述fpga芯片d51的g41管腳與所述vpx連接器xp1的p1_e1管腳電性連接
8、所述fpga芯片d51的h43管腳通過電容c975與所述vpx連接器xp1的p2_b2管腳電性連接，所述fpga芯片d51的h44管腳通過電容c976與所述vpx連接器xp1的p2_c2管腳電性連接；所述fpga芯片d51的e42管腳與所述vpx連接器xp1的p2_e2管腳電性連接，所述fpga芯片d51的e43管腳與所述vpx連接器xp1的p2_f2管腳電性連接；
9、所述fpga芯片d51的f45管腳通過電容c977與所述vpx連接器xp1的p2_a3管腳電性連接，所述fpga芯片d51的f46管腳通過電容c978與所述vpx連接器xp1的p2_b3管腳電性連接；所述fpga芯片d51的c42管腳與所述vpx連接器xp1的p2_d3管腳電性連接，所述fpga芯片d51的c43管腳與所述vpx連接器xp1的p2_e3管腳電性連接；
10、所述fpga芯片d51的d45管腳通過電容c979與所述vpx連接器xp1的p2_b4管腳電性連接，所述fpga芯片d51的d46管腳通過電容c980與所述vpx連接器xp1的p2_c4管腳電性連接；所述fpga芯片d51的a42管腳與所述vpx連接器xp1的p2_e4管腳電性連接，所述fpga芯片d51的a43管腳與所述vpx連接器xp1的p2_f4管腳電性連接。
11、作為上述技術方案的進一步優選的技術方案，所述fpga芯片d51的ag36管腳和ag37管腳用于提供vpx連接器xp1的時鐘，時鐘為125mhz。
12、作為上述技術方案的進一步優選的技術方案，所述fpga芯片d51的b42管腳連接第一電源端(vcc1.2)并且所述fpga芯片d51的b43管腳通過電阻r585連接第一電源端(用于fpga芯片的gth收發器(與vpx連接器xp1連接)的電壓校正)。
13、作為上述技術方案的進一步優選的技術方案，所述vpx連接器xp1的供電端連接第二電源端。
14、作為上述技術方案的進一步優選的技術方案，vpx連接器xp1還與另一fpga芯片電性連接。
本文檔來自技高網...【技術保護點】
1.一種基于大容量FPGA的SRIO傳輸電路，其特征在于，包括FPGA芯片D51和VPX連接器XP1，所述FPGA芯片D51和所述VPX連接器XP1電性連接，其中：
2.根據權利要求1所述的一種基于大容量FPGA的SRIO傳輸電路，其特征在于，所述FPGA芯片D51的AG36管腳和AG37管腳用于提供VPX連接器XP1的時鐘，時鐘為125MHz。
3.根據權利要求2所述的一種基于大容量FPGA的SRIO傳輸電路，其特征在于，所述FPGA芯片D51的B42管腳連接第一電源端并且所述FPGA芯片D51的B43管腳通過電阻R585連接第一電源端。
4.根據權利要求3所述的一種基于大容量FPGA的SRIO傳輸電路，其特征在于，所述VPX連接器XP1的供電端連接第二電源端。
5.根據權利要求4所述的一種基于大容量FPGA的SRIO傳輸電路，其特征在于，VPX連接器XP1還與另一FPGA芯片電性連接。
【技術特征摘要】
1.一種基于大容量fpga的srio傳輸電路，其特征在于，包括fpga芯片d51和vpx連接器xp1，所述fpga芯片d51和所述vpx連接器xp1電性連接，其中：
2.根據權利要求1所述的一種基于大容量fpga的srio傳輸電路，其特征在于，所述fpga芯片d51的ag36管腳和ag37管腳用于提供vpx連接器xp1的時鐘，時鐘為125mhz。
3.根據權利要求2所述的一種基于大容量fpga的s...
【專利技術屬性】
技術研發人員：邵樂天，張峻濤，王文勇，
申請(專利權)人：浙江天泓波控電子科技有限公司，
類型：新型
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。