【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及集成電路領(lǐng)域，具體涉及一種dll電路。
技術(shù)介紹
1、在通信系統(tǒng)中，由于傳播路徑的影響，數(shù)據(jù)的采樣時鐘和系統(tǒng)本地時鐘之間會存在一定的相位誤差。如果不處理這種相位差，數(shù)據(jù)傳輸可能會出現(xiàn)誤碼，進而影響系統(tǒng)的質(zhì)量。
2、為了減小這種相位誤差，通常在系統(tǒng)本地時鐘和采樣時鐘之間引入一個延遲鎖相環(huán)（delay?locked?loop，dll）電路，用于實時調(diào)整采樣時鐘的相位，使其與系統(tǒng)本地時鐘對齊。盡管dll電路可以有效減少相位誤差，但由于dll電路中鑒相器的精度有限，即使dll電路輸出時鐘與參考時鐘鎖定后，系統(tǒng)本地時鐘和采樣時鐘之間仍可能存在靜態(tài)相位差。
3、圖1展示了現(xiàn)有技術(shù)中的數(shù)字dll電路的架構(gòu)圖。該dll電路通過延遲線調(diào)整pha2時鐘的延時，獲得調(diào)整后的pha2’時鐘，使調(diào)整后的pha2’時鐘最終與作為參考時鐘的pha1時鐘對齊。
4、圖2展示了現(xiàn)有技術(shù)中dll電路存在的靜態(tài)相位誤差示意圖。在pha1的上升脈沖沿和pha2’的上升脈沖沿之間存在一個靜態(tài)相位誤差，這是一個由于電路自身原因而產(chǎn)生的系統(tǒng)誤差。
5、為了減少由于鑒相器（phase?detector，pd）檢測精度所導(dǎo)致的靜態(tài)相位誤差，往往需要設(shè)計一個高精度的鑒相器來補償這種誤差。然而，這不僅增加了電路設(shè)計的復(fù)雜度、硅成本，還會提高相應(yīng)的功耗。
6、此外，為了抑制電源紋波引起的延遲線延時變化，延遲線的供電模塊需要具備較強的紋波抑制能力，以減小電源噪聲對dll電路相位失調(diào)的影響。
1、為了緩解或部分緩解上述技術(shù)問題，本專利技術(shù)的解決方案如下所述：
2、一種dll電路，包括鑒相器、濾波器和延遲線，所述dll電路還包括脈沖生成器；所述鑒相器接收參考時鐘和第二時鐘，并將鑒相結(jié)果輸入至所述濾波器，濾波器輸出控制碼至延遲線；所述脈沖生成器接收參考時鐘，并在脈沖生成器被啟用的情況下，生成注入脈沖并傳輸至延遲線；所述延遲線接收第一時鐘，所述延遲線的輸出節(jié)點輸出第二時鐘；并且，在第二時鐘為高電平時，所述注入脈沖用于拉高延遲線的輸出節(jié)點的電壓；或/和，在第二時鐘為低電平時，所述注入脈沖用于拉低延遲線的輸出節(jié)點的電壓。
3、進一步地，所述注入脈沖的脈寬低于所述參考時鐘的脈寬。
4、進一步地，當(dāng)出現(xiàn)所述參考時鐘的上升沿和所述第二時鐘的上升沿時，所述注入脈沖均為高電平。
5、進一步地，當(dāng)所述控制碼應(yīng)用于延遲線之后，所述注入脈沖應(yīng)用于所述延遲線。
6、進一步地，所述濾波器還輸出啟用信號，用于啟用所述脈沖生成器。
7、進一步地，所述脈沖生成器接收參考時鐘，并根據(jù)反相后的參考時鐘，生成所述注入脈沖。
8、進一步地，所述參考時鐘來源于系統(tǒng)本地時鐘。
9、進一步地，所述延遲線是電流饑餓型反相器。
10、進一步地，所述濾波器是數(shù)字濾波器。
11、進一步地，所述啟用信號是周期性的啟用信號，或者所述啟用信號是一直維持有效的信號，或者所述啟用信號在消除靜態(tài)相位誤差之后被關(guān)閉或阻塞。
12、本專利技術(shù)技術(shù)方案，具有如下有益的技術(shù)效果之一或多個：
13、（1）有效降低dll電路的靜態(tài)相位誤差。
14、（2）本專利技術(shù)可以應(yīng)用于低相位失調(diào)的時鐘分布網(wǎng)絡(luò)，為數(shù)據(jù)采樣路徑提供低靜態(tài)相位誤差的時鐘。
15、（3）提高采樣電路的采樣裕度，提升輸出數(shù)據(jù)的眼寬，降低誤碼率。
16、（4）抑制電源紋波引起的延遲線延時變化。
17、此外，本專利技術(shù)還具有的其它有益效果將在具體實施例中提及。
本文檔來自技高網(wǎng)...【技術(shù)保護點】
1.一種DLL電路，包括鑒相器、濾波器和延遲線，其特征在于：
2.根據(jù)權(quán)利要求1所述的DLL電路，其特征在于：
3.根據(jù)權(quán)利要求2所述的DLL電路，其特征在于：
4.根據(jù)權(quán)利要求3所述的DLL電路，其特征在于：
5.根據(jù)權(quán)利要求4所述的DLL電路，其特征在于：
6.根據(jù)權(quán)利要求5所述的DLL電路，其特征在于：
7.根據(jù)權(quán)利要求6所述的DLL電路，其特征在于：
8.根據(jù)權(quán)利要求7所述的DLL電路，其特征在于：
9.根據(jù)權(quán)利要求8所述的DLL電路，其特征在于：
10.根據(jù)權(quán)利要求9所述的DLL電路，其特征在于：
【技術(shù)特征摘要】
1.一種dll電路，包括鑒相器、濾波器和延遲線，其特征在于：
2.根據(jù)權(quán)利要求1所述的dll電路，其特征在于：
3.根據(jù)權(quán)利要求2所述的dll電路，其特征在于：
4.根據(jù)權(quán)利要求3所述的dll電路，其特征在于：
5.根據(jù)權(quán)利要求4所述的dll電路，其特征在于：<...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：請求不公布姓名，請求不公布姓名，請求不公布姓名，請求不公布姓名，請求不公布姓名，
申請(專利權(quán))人：成都電科星拓科技有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。