一種基于大容量FPGA的AURORA傳輸電路制造技術

本技術公開了一種基于大容量FPGA的AURORA傳輸電路，包括FPGA芯片D51和FPGA芯片D88，所述FPGA芯片D51與FPGA芯片D88通過AURORA傳輸協(xié)議連接，所述FPGA芯片D51的AE45管腳通過電容C957與所述FPGA芯片D88的K29管腳電性連接，所述FPGA芯片D51的AE46管腳通過電容C958與所述FPGA芯片D88的K30管腳電性連接，所述FPGA芯片D51的AD43管腳通過電容C959與所述FPGA芯片D88的J31管腳電性連接。本技術公開的一種基于大容量FPGA的AURORA傳輸電路，F(xiàn)PGA芯片D51與FPGA芯片D88之間通過AURORA傳輸協(xié)議，實現(xiàn)高傳輸速率與能力，其具有傳輸快、實用性高和使用范圍廣等優(yōu)點。

【技術實現(xiàn)步驟摘要】

本技術屬于fpga協(xié)議傳輸，具體涉及一種基于大容量fpga的aurora傳輸電路。

技術介紹

1、基于市場要求和設計理念的不斷變化，對于fpga板的容量需求變得越來越大。隨之而來得，就是對fpga板各部分設計要求不斷提高。現(xiàn)有的有些pfga芯片之間(主副芯片之間數(shù)據(jù)傳輸)采用的傳輸協(xié)議中，傳輸速率低，傳輸能力差，無法滿足高傳輸速率與能力的傳輸需求。

2、因此，針對上述問題，予以進一步改進。

技術實現(xiàn)思路

1、本技術的主要目的在于提供一種基于大容量fpga的aurora傳輸電路，fpga芯片d51與fpga芯片d88之間通過aurora傳輸協(xié)議，實現(xiàn)高傳輸速率與能力，其具有傳輸快、實用性高和使用范圍廣等優(yōu)點。

2、為達到以上目的，本技術提供一種基于大容量fpga的aurora傳輸電路，包括fpga芯片d51和fpga芯片d88，所述fpga芯片d51與fpga芯片d88通過aurora傳輸協(xié)議連接，其中：

3、所述fpga芯片d51的ae45管腳通過電容c957與所述fpga芯片d88的k29管腳電性連接，所述fpga芯片d51的ae46管腳通過電容c958與所述fpga芯片d88的k30管腳電性連接，所述fpga芯片d51的ad43管腳通過電容c959與所述fpga芯片d88的j31管腳電性連接，所述fpga芯片d51的ad44管腳通過電容c960與所述fpga芯片d88的j32管腳電性連接，所述fpga芯片d51的ac45管腳通過電容c961與所述fpga芯片d88的h29管腳電性連接，所述fpga芯片d51的ac46管腳通過電容c962與所述fpga芯片d88的h30管腳電性連接，所述fpga芯片d51的ab43管腳通過電容c963與所述fpga芯片d88的g31管腳電性連接，所述fpga芯片d51的ab44管腳通過電容c964與所述fpga芯片d88的g32管腳電性連接；所述fpga芯片d51的aa45管腳通過電容c1057與所述fpga芯片d88的f29管腳電性連接，所述fpga芯片d51的aa46管腳通過電容c1058與所述fpga芯片d88的f30管腳電性連接，所述fpga芯片d51的y43管腳通過電容c1059與所述fpga芯片d88的d29管腳電性連接，所述fpga芯片d51的y44管腳通過電容c1060與所述fpga芯片d88的d30管腳電性連接，所述fpga芯片d51的w45管腳通過電容c1061與所述fpga芯片d88的b29管腳電性連接，所述fpga芯片d51的w46管腳通過電容c1062與所述fpga芯片d88的b30管腳電性連接，所述fpga芯片d51的v43管腳通過電容c1063與所述fpga芯片d88的a31管腳電性連接，所述fpga芯片d51的v44管腳通過電容c1064與所述fpga芯片d88的a32管腳電性連接(r0-7_p/r0-7_n代表8路高速接收管路，每路可以提供25g傳輸速率)；

4、所述fpga芯片d51的ae40管腳通過電容c1712與所述fpga芯片d88的l31管腳電性連接，所述fpga芯片d51的ae41管腳通過電容c1713與所述fpga芯片d88的l32管腳電性連接，所述fpga芯片d51的ad38管腳通過電容c1714與所述fpga芯片d88的k33管腳電性連接，所述fpga芯片d51的ad39管腳通過電容c1715與所述fpga芯片d88的k34管腳電性連接，所述fpga芯片d51的ac40管腳通過電容c1716與所述fpga芯片d88的h33管腳電性連接，所述fpga芯片d51的ac41管腳通過電容c1717與所述fpga芯片d88的h34管腳電性連接，所述fpga芯片d51的ab38管腳通過電容c1718與所述fpga芯片d88的f33管腳電性連接，所述fpga芯片d51的ab39管腳通過電容c1719與所述fpga芯片d88的f34管腳電性連接；所述fpga芯片d51的aa40管腳通過電容c1720與所述fpga芯片d88的e31管腳電性連接，所述fpga芯片d51的aa41管腳通過電容c1721與所述fpga芯片d88的e32管腳電性連接，所述fpga芯片d51的y38管腳通過電容c1722與所述fpga芯片d88的d33管腳電性連接，所述fpga芯片d51的y39管腳通過電容c1723與所述fpga芯片d88的d34管腳電性連接，所述fpga芯片d51的w40管腳通過電容c1724與所述fpga芯片d88的c31管腳電性連接，所述fpga芯片d51的w41管腳通過電容c1725與所述fpga芯片d88的c32管腳電性連接，所述fpga芯片d51的v38管腳通過電容c1726與所述fpga芯片d88的b33管腳電性連接，所述fpga芯片d51的v39管腳通過電容c1727與所述fpga芯片d88的b34管腳電性連接(t0-7_p/t0-7_n代表8路高速發(fā)射管路，每路可以提供25g傳輸速率)。

5、作為上述技術方案的進一步優(yōu)選的技術方案，所述fpga芯片d51的ag36管腳和ag37管腳(還包括au36/37等)用于提供時鐘，時鐘為125mhz。

6、作為上述技術方案的進一步優(yōu)選的技術方案，所述fpga芯片d51的b42管腳連接第一電源端(vcc1.2)并且所述fpga芯片d51的b43管腳通過電阻r585連接第一電源端(用于fpga芯片的gth收發(fā)器的電壓校正)。

7、作為上述技術方案的進一步優(yōu)選的技術方案，所述fpga芯片d51還包括第一濾波電容電路。

8、作為上述技術方案的進一步優(yōu)選的技術方案，所述fpga芯片d88還包括第二濾波電容電路。

本文檔來自技高網...

【技術保護點】

1.一種基于大容量FPGA的AURORA傳輸電路，其特征在于，包括FPGA芯片D51和FPGA芯片D88，所述FPGA芯片D51與FPGA芯片D88通過AURORA傳輸協(xié)議連接，其中：

2.根據(jù)權利要求1所述的一種基于大容量FPGA的AURORA傳輸電路，其特征在于，所述FPGA芯片D51的AG36管腳和AG37管腳用于提供時鐘，時鐘為125MHz。

3.根據(jù)權利要求2所述的一種基于大容量FPGA的AURORA傳輸電路，其特征在于，所述FPGA芯片D51的B42管腳連接第一電源端并且所述FPGA芯片D51的B43管腳通過電阻R585連接第一電源端。

4.根據(jù)權利要求3所述的一種基于大容量FPGA的AURORA傳輸電路，其特征在于，所述FPGA芯片D51還包括第一濾波電容電路。

5.根據(jù)權利要求4所述的一種基于大容量FPGA的AURORA傳輸電路，其特征在于，所述FPGA芯片D88還包括第二濾波電容電路。

【技術特征摘要】

1.一種基于大容量fpga的aurora傳輸電路，其特征在于，包括fpga芯片d51和fpga芯片d88，所述fpga芯片d51與fpga芯片d88通過aurora傳輸協(xié)議連接，其中：

2.根據(jù)權利要求1所述的一種基于大容量fpga的aurora傳輸電路，其特征在于，所述fpga芯片d51的ag36管腳和ag37管腳用于提供時鐘，時鐘為125mhz。

3.根據(jù)權利要求2所述的一種基于大容量fpga的aur...

【專利技術屬性】
技術研發(fā)人員：邵樂天，張峻濤，王文勇，
申請(專利權)人：浙江天泓波控電子科技有限公司，
類型：新型
國別省市：