【技術實現步驟摘要】
本專利技術涉及液晶顯示，特別涉及一種柵極驅動電路、一種顯示面板和一種顯示裝置。
技術介紹
1、隨著液晶顯示屏的發展，越來越多的液晶顯示面板采用窄邊框的設計，用goa(gate?driver?on?array，柵驅動電路集成在陣列基板上)電路代替ic(integratedcircuit，集成電路)電路來完成水平掃描線的驅動，以降低成本，且制備得到的產品更適合無邊框的顯示面板。
2、goa電路是將柵極行掃描驅動電路集成制作在薄膜晶體管陣列基板上，通過對柵極進行掃描的驅動方式，使得電連接在此條水平掃描線上的所有薄膜晶體管打開，從而數據線上的信號電壓能夠寫入像素。當goa電路啟動時，需要有一個信號給起始goa電路一個起始電壓，使其可以正常級傳工作，然而這樣可能會導致起始有效級有些節點電壓周期與其他級不同，從而在長期使用或者惡劣環境下可能會導致顯示異常的情況出現。
技術實現思路
1、針對現有技術中的至少部分問題和不足，本專利技術實施例公開了一種柵極驅動電路、一種顯示面板和一種顯示裝置，以解決現有goa電路中起始有效級goa的節點電壓與其他級goa的節點電壓不同從而導致顯示異常的問題。
2、一方面，本專利技術實施例提供的一種柵極驅動電路，例如包括多個級聯的柵極驅動單元，每級所述柵極驅動單元被配置為驅動一條掃描線，所述多個級聯的柵極驅動單元包括n個級聯的起始級柵極驅動單元和與第n級起始級柵極驅動單元級聯的多個非起始有效級柵極驅動單元，其中，所述第n級起始級柵極驅動單元包括
3、本專利技術實施例通過在起始有效級柵極驅動單元中上拉控制單元前增加虛擬起始電路，虛擬起始電路用于對上拉控制單元提供起始電壓，從而使級聯的每個柵極驅動單元的柵極信號點的工作電壓周期彼此一致，進而解決面板顯示異常的問題。
4、在本專利技術的一個實施例中，所述第n級虛擬起始電路包括虛擬上拉單元和虛擬下拉單元，所述虛擬上拉單元與所述虛擬下拉單元各包括至少一個晶體管，所述虛擬上拉單元包括的所述至少一個晶體管接入所述起始信號和時序信號、且連接所述上拉控制單元，所述虛擬下拉單元包括的所述至少一個晶體管連接第n+n級水平掃描線和所述上拉控制單元，n≥1；其中，所述時序信號包括m條，n為正整數、且n＝m/2，n為正整數、且1≤n≤m/2。
5、在本專利技術的一個實施例中，所述起始電壓包括虛擬級傳電壓和虛擬掃描電壓。
6、在本專利技術的一個實施例中，所述虛擬上拉單元包括第一晶體管和第二晶體管，所述第一晶體管的第一端接入所述起始信號，所述第一晶體管的第二端接入時序信號，所述第一晶體管的第三端連接虛擬級傳信號點且用于輸出所述虛擬級傳電壓至所述上拉控制單元；所述第二晶體管的第一端連接所述虛擬級傳信號點，所述第二晶體管的第二端連接所述第一晶體管，所述第二晶體管的第三端連接虛擬掃描信號點且用于輸出所述虛擬掃描電壓至所述上拉控制單元。
7、在本專利技術的一個實施例中，所述虛擬下拉單元包括第三晶體管和第四晶體管，所述第三晶體管的第一端連接所述第n+n級水平掃描線，所述第三晶體管的第二端連接所述虛擬級傳信號點，所述第三晶體管的第三端接入負電壓；所述第四晶體管的第一端連接所述第n+n級水平掃描線，所述第四晶體管的第二端連接所述虛擬掃描信號點，所述第四晶體管的第三端接入負電壓。
8、在本專利技術的一個實施例中，所述上拉控制單元的第一端連接所述虛擬級傳信號點，所述上拉控制單元的第二端連接所述虛擬掃描信號點，所述上拉控制單元的第三端連接所述柵極信號點。
9、在本專利技術的一個實施例中，在所述虛擬上拉單元接入的所述起始信號與所述時序信號同為第二電壓h2的時間段中，所述第n級虛擬起始電路輸出所述虛擬級傳電壓和所述虛擬掃描電壓，所述柵極信號點的電壓從低電壓h0轉換為第一電壓h1，其中，h0<h1<h2。
10、在本專利技術的一個實施例中，在所述虛擬上拉單元接入的所述起始信號為所述第二電壓h2、且所述虛擬上拉單元接入的所述時序信號為所述低電壓h0的時間段中，所述柵極信號點的電壓從第一電壓h1轉變為所述第三電壓h3，所述第n級水平掃描線的電壓為所述第二電壓h2以使所述虛擬級傳電壓和所述虛擬掃描電壓被拉低至所述低電壓h0，其中，h0<h1<h2<h3。
11、另一方面，本專利技術實施例提供一種顯示面板，例如包括如前述的柵極驅動電路。
12、再一方面，本專利技術實施例提供一種顯示裝置，例如包括如前述的顯示面板。
13、由上可知，本專利技術上述技術特征可以具有如下一個或多個有益效果：本專利技術實施例提供的柵極驅動電路通過在起始有效級柵極驅動單元中上拉控制單元前增加虛擬起始電路，虛擬起始電路用于對上拉控制單元提供起始電壓，從而使級聯的每個柵極驅動單元的柵極信號點的工作電壓周期彼此一致，進而解決面板顯示異常的問題。
本文檔來自技高網...【技術保護點】
1.一種柵極驅動電路，包括多個級聯的柵極驅動單元，每級所述柵極驅動單元被配置為驅動一條掃描線，其特征在于，所述多個級聯的柵極驅動單元包括N個級聯的起始級柵極驅動單元和與第N級起始級柵極驅動單元級聯的多個非起始有效級柵極驅動單元，其中，所述第N級起始級柵極驅動單元包括：第N級虛擬起始電路和第N級起始有效級柵極驅動電路；所述第N級起始有效級柵極驅動電路包括：上拉控制單元、上拉單元和下拉單元；
2.如權利要求1所述的柵極驅動電路，其特征在于，所述第N級虛擬起始電路包括虛擬上拉單元和虛擬下拉單元，所述虛擬上拉單元與所述虛擬下拉單元各包括至少一個晶體管，所述虛擬上拉單元包括的所述至少一個晶體管接入所述起始信號和時序信號、且連接所述上拉控制單元，所述虛擬下拉單元包括的所述至少一個晶體管連接第N+n級水平掃描線和所述上拉控制單元，n≥1；
3.如權利要求2所述的柵極驅動電路，其特征在于，所述起始電壓包括虛擬級傳電壓和虛擬掃描電壓。
4.如權利要求3所述的柵極驅動電路，其特征在于，所述虛擬上拉單元包括第一晶體管和第二晶體管，所述第一晶體管的第一端接入所述起始信
5.如權利要求4所述的柵極驅動電路，其特征在于，所述虛擬下拉單元包括第三晶體管和第四晶體管，所述第三晶體管的第一端連接所述第N+n級水平掃描線，所述第三晶體管的第二端連接所述虛擬級傳信號點，所述第三晶體管的第三端接入負電壓；
6.如權利要求5所述的柵極驅動電路，其特征在于，所述上拉控制單元的第一端連接所述虛擬級傳信號點，所述上拉控制單元的第二端連接所述虛擬掃描信號點，所述上拉控制單元的第三端連接所述柵極信號點。
7.如權利要求6所述的柵極驅動電路，其特征在于，在所述虛擬上拉單元接入的所述起始信號與所述時序信號同為第二電壓H2的時間段中，所述第N級虛擬起始電路輸出所述虛擬級傳電壓和所述虛擬掃描電壓，所述柵極信號點的電壓從低電壓H0轉換為第一電壓H1，其中，H0<H1<H2。
8.如權利要求7所述的柵極驅動電路，其特征在于，在所述虛擬上拉單元接入的所述起始信號為所述第二電壓H2、且所述虛擬上拉單元接入的所述時序信號為所述低電壓H0的時間段中，所述柵極信號點的電壓從第一電壓H1轉變為所述第三電壓H3，所述第N級水平掃描線的電壓為所述第二電壓H2以使所述虛擬級傳電壓和所述虛擬掃描電壓被拉低至所述低電壓H0，其中，H0<H1<H2<H3。
9.一種顯示面板，其特征在于，包括如權利要求1-8中任意一項所述的柵極驅動電路。
10.一種顯示裝置，其特征在于，包括如權利要求9中所述的顯示面板。
...【技術特征摘要】
1.一種柵極驅動電路，包括多個級聯的柵極驅動單元，每級所述柵極驅動單元被配置為驅動一條掃描線，其特征在于，所述多個級聯的柵極驅動單元包括n個級聯的起始級柵極驅動單元和與第n級起始級柵極驅動單元級聯的多個非起始有效級柵極驅動單元，其中，所述第n級起始級柵極驅動單元包括：第n級虛擬起始電路和第n級起始有效級柵極驅動電路；所述第n級起始有效級柵極驅動電路包括：上拉控制單元、上拉單元和下拉單元；
2.如權利要求1所述的柵極驅動電路，其特征在于，所述第n級虛擬起始電路包括虛擬上拉單元和虛擬下拉單元，所述虛擬上拉單元與所述虛擬下拉單元各包括至少一個晶體管，所述虛擬上拉單元包括的所述至少一個晶體管接入所述起始信號和時序信號、且連接所述上拉控制單元，所述虛擬下拉單元包括的所述至少一個晶體管連接第n+n級水平掃描線和所述上拉控制單元，n≥1；
3.如權利要求2所述的柵極驅動電路，其特征在于，所述起始電壓包括虛擬級傳電壓和虛擬掃描電壓。
4.如權利要求3所述的柵極驅動電路，其特征在于，所述虛擬上拉單元包括第一晶體管和第二晶體管，所述第一晶體管的第一端接入所述起始信號，所述第一晶體管的第二端接入時序信號，所述第一晶體管的第三端連接虛擬級傳信號點且用于輸出所述虛擬級傳電壓至所述上拉控制單元；
5.如權利要求4所述的柵極驅動電路，其特征在于，所述虛擬下拉單元包括第三晶體...
【專利技術屬性】
技術研發人員：張曉樂，吳永良，
申請(專利權)人：咸陽彩虹光電科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。