【技術實現步驟摘要】
本申請涉及集成電路領域，特別涉及一種處理器、以及一種用于處理器的芯粒間數據傳輸的糾偏方法。
技術介紹
1、芯粒（chiplet）技術可以將一片集成電路裸片（die）看作一個芯粒，并且，可以將至少兩個芯粒封裝為一個處理器，例如，封裝為一個soc?（system-on-chip，片上系統）處理器。其中，封裝有至少兩個芯粒的處理器可以被稱為多芯粒處理器，并且，相比于只封裝一個集成電路裸片的處理器，封裝至少兩個芯粒的處理器具有更高的集成度和算力。
2、處理器中的任意兩個芯粒之間可以傳輸通信數據包。其中，作為通信數據包的發送方的任意芯粒，可以將通信數據包拆分為多個數據分片序列，并且，將多個數據分片序列通過多條物理層通道向作為接收方的另一芯粒并行傳輸。相應地，作為接收方的任意芯粒，可以對多條物理層通道并行傳輸的多個數據分片序列進行采樣，并且，若能夠采樣得到對齊的多個數據分片序列，則，通過將對齊的多個數據分片序列進行數據重組，可以還原得到發送方的通信數據包。
3、然而，多個數據分片序列分別在多條物理層通道的并行傳輸，可能會由于物理層的某些因素的影響而存在數據錯位偏移。在此情況下，作為接收方的芯粒無法通過數據重組還原得到通信數據包。
4、如上可見，處理器中可能存在芯粒之間無法正確傳輸通信數據包的風險，由此導致處理器的芯粒間數據傳輸的可靠性不高。因此，如何提升處理器的芯粒間數據傳輸的可靠性，成為有待解決的技術問題。
技術實現思路
1、本申請的實施例提供一種處理器、
2、在本申請的一個實施例中，提供了一種處理器，所述處理器中封裝有至少兩個芯粒，所述至少兩個芯粒之間通過多條物理層通道互連，并且，所述至少兩個芯粒中為通信數據包的接收方的任意一個芯粒包括模擬接收電路和邏輯整理電路；
3、所述模擬接收電路用于：對所述多條物理層通道并行傳輸的多個數據分片序列，進行基于模擬糾偏的并行采樣；其中，所述模擬糾偏用于在從所述多條物理層通道通過所述并行采樣得到所述多個數據分片序列的過程中，對任意物理層通道中相對于所述參考基準存在數據錯位偏移的數據分片序列實施偏移矯正；
4、所述邏輯整理電路用于：若從任意物理層通道得到的數據分片序列經所述模擬糾偏的偏移矯正后，還存在相對于所述參考基準的矯正殘差偏移，則，對存在所述矯正殘差偏移的該數據分片序列實施數字糾偏；其中，所述數字糾偏用于通過移位整理將該數據分片序列與所述參考基準對齊。
5、在一些示例中，可選地，所述并行采樣產生分別對應所述多條物理層通道的多個采樣分片序列，所述多條物理層通道的每條物理層通道對應的采樣分片序列均與所述參考基準對齊，并且，所述矯正殘差偏移包括：對應同一物理層通道的數據分片序列和采樣分片序列之間的分片錯位偏移；對存在所述矯正殘差偏移的任意數據分片序列的所述數字糾偏，包括：對與該數據分片序列對應同一物理層通道的采樣分片序列進行移位整理。
6、在一些示例中，可選地，若對應同一物理層通道的數據分片序列和采樣分片序列之間存在由所述矯正殘差偏移導致的分片錯位偏移，則，該數據分片序列中的任意數據分片，在與該數據分片序列對應同一物理層通道的采樣分片序列中的相鄰采樣分片跨分片分布；所述數字糾偏對與任意數據分片序列對應同一物理層通道的采樣分片序列的移位整理，包括：對該采樣分片序列中的所述相鄰采樣分片進行跨分片移位整理。
7、在一些示例中，可選地，所述數字糾偏對任意采樣分片序列中的所述相鄰采樣分片的跨分片移位整理，包括：將同一數據分片在采樣分片序列中的所述相鄰采樣分片跨分片分布的分片段落，移位整合至所述相鄰采樣分片中位于最前端的一個采樣分片。
8、在一些示例中，可選地，任意數據分片序列通過所述多條物理層通道中對應的物理層通道順序傳輸；所述并行采樣包括：對所述多條物理層通道中的每一條物理層通道順序傳輸的對應數據分片序列進行連續的周期采樣；其中，對應任意物理層通道的采樣分片序列中的各采樣分片在連續的單位采樣周期順序產生；所述邏輯整理電路用于：若從任意物理層通道得到的數據分片序列存在所述矯正殘差偏移，則，對與該數據分片序列對應同一物理層通道的采樣分片序列中順序產生的各采樣分片進行逐片緩存；其中，所述相鄰采樣分片包括：當前緩存的一個采樣分片、以及先于該采樣分片緩存的采樣分片；并且，所述相鄰采樣分片中位于最前端的一個采樣分片，為所述相鄰采樣分片中最先被緩存的一個采樣分片。
9、在一些示例中，可選地，采樣分片的分片長度為數據分片的分片長度的整數倍。
10、在一些示例中，可選地，跨分片分布有同一數據分片的所述相鄰采樣分片包括連續兩個采樣分片。
11、在一些示例中，可選地，所述模擬接收電路還用于：在對所述多條物理層通道并行傳輸的所述多個數據分片序列進行所述并行采樣之前，對分別在所述多條物理層通道并行傳輸的測試分片序列進行所述并行采樣；所述邏輯整理電路還用于在所述模擬接收電路對所述多條物理層通道并行傳輸的所述多個數據分片序列進行所述并行采樣之前：利用在從所述多條物理層通道通過所述并行采樣得到的所述測試分片序列，校驗所述模擬糾偏；其中，所述模擬糾偏的校驗包括：檢測從所述多條物理層通道得到的所述測試分片序列，是否存在經所述模擬糾偏的偏移矯正后殘留的所述矯正殘差偏移；利用對所述模擬糾偏的校驗結果，激活或去激活所述數字糾偏；其中，若校驗結果表示從任意物理層通道得到的所述測試分片序列存在所述矯正殘差偏移，則，激活所述數字糾偏；若校驗結果表示從每條物理層通道得到的所述測試分片序列都不存在所述矯正殘差偏移，則，去激活所述數字糾偏。
12、在一些示例中，可選地，利用所述測試分片序列對所述模擬糾偏的校驗，發生在對所述模擬接收電路的參數訓練的訓練結束后的傳輸空閑時段內；其中，所述參數訓練用于配置所述模擬接收電路的電路參數，并且，所述模擬糾偏的偏移矯正的矯正幅度和矯正方向，由所述電路參數確定。
13、在一些示例中，可選地，利用所述測試分片序列對所述模擬糾偏的校驗，發生在所述多條物理層通道的傳輸空閑時段內。
14、在一些示例中，可選地，所述邏輯整理電路還用于：在校驗所述模擬糾偏之前，獲取所述測試分片序列的序列標定圖案；其中，所述序列標定圖案用于表征所述測試分片序列在與所述參考基準對齊時的標準數值排布；所述邏輯整理電路對所述模擬糾偏的校驗包括：將從所述多條物理層通道通過所述并行采樣得到的所述測試分片序列與所述序列標定圖案進行比對；其中，通過所述并行采樣得到的所述測試分片序列與所述序列標定圖案的偏移，用于表征所述矯正殘差偏移。
15、在一些示例中，可選地，所述測試分片序列中包括連續排列的多個相同的測試分片，所述測試分片包括多個二進制數據位，所述多個二進制數據位的數值不全相同，并且，所述多個二進制數據位的不同數據值在所述測試分片中采用非均勻交錯的數值分布。
<本文檔來自技高網...【技術保護點】
1.一種處理器，其特征在于，所述處理器中封裝有至少兩個芯粒，所述至少兩個芯粒之間通過多條物理層通道互連，并且，所述至少兩個芯粒中作為通信數據包的接收方的任意一個芯粒包括模擬接收電路和邏輯整理電路；
2.根據權利要求1所述的處理器，其特征在于，
3.根據權利要求2所述的處理器，其特征在于，
4.根據權利要求3所述的處理器，其特征在于，
5.根據權利要求4所述的處理器，其特征在于，
6.根據權利要求1所述的處理器，其特征在于，
7.根據權利要求6所述的處理器，其特征在于，
8.根據權利要求6所述的處理器，其特征在于，
9.根據權利要求8所述的處理器，其特征在于，
10.根據權利要求1所述的處理器，其特征在于，
11.一種用于處理器的芯粒間數據傳輸的糾偏方法，其特征在于，所述處理器中封裝有至少兩個芯粒；所述至少兩個芯粒之間通過多條物理層通道互連；所述至少兩個芯粒中作為通信數據包的接收方的任意一個芯粒包括模擬接收電路，所述模擬接收電路用于對所述多條物理層通道并行傳輸的多
...【技術特征摘要】
1.一種處理器，其特征在于，所述處理器中封裝有至少兩個芯粒，所述至少兩個芯粒之間通過多條物理層通道互連，并且，所述至少兩個芯粒中作為通信數據包的接收方的任意一個芯粒包括模擬接收電路和邏輯整理電路；
2.根據權利要求1所述的處理器，其特征在于，
3.根據權利要求2所述的處理器，其特征在于，
4.根據權利要求3所述的處理器，其特征在于，
5.根據權利要求4所述的處理器，其特征在于，
6.根據權利要求1所述的處理器，其特征在于，
7.根據權利要求6所述的處理器，其特征在于，
8.根據權利要求6所述的處理器，其特征在于，<...
【專利技術屬性】
技術研發人員：請求不公布姓名，請求不公布姓名，
申請(專利權)人：上海壁仞科技股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。