【技術實現步驟摘要】
本專利技術涉及仿真驗證，尤其涉及一種處理器仿真驗證方法、設備、介質及產品。
技術介紹
1、現有處理器的驗證過程中，均采用c/c++等高級語言對處理器進行行為建模，再通過dpi等手段，將高級語言構建的處理器行為模型與rtl驗證平臺進行對接，從而達到確保處理器行為正確性和完整性的目的。
2、但是，高級語言的行為模型無法與主流硬件驗證組件，如uvm驗證平臺統一封裝，降低了驗證環境的可重用性和可移植性；此外，高級語言的行為模型與硬件驗證環境之間頻繁通過dpi接口進行通信，也降低了驗證環境的運行速度和效率。
技術實現思路
1、針對現有技術中所存在的不足，本專利技術提供了一種處理器仿真驗證方法、設備、介質及產品，其解決了現有技術中存在的高級語言的行為模型可移植性和可重用性差、降低驗證環境的運行速度和效率的問題。
2、根據本專利技術的實施例，一種處理器仿真驗證方法，包括：
3、搭建uvm驗證平臺；
4、基于所述uvm驗證平臺編寫目標處理器的risc-v行為模型，并構建功能覆蓋率記錄組件；
5、通過所述risc-v行為模型進行仿真驗證，同時通過所述功能覆蓋率記錄組件記錄仿真驗證的功能覆蓋率信息。
6、可選地，基于所述uvm驗證平臺編寫目標處理器的risc-v行為模型，包括：
7、基于uvm平臺所提供的數據類型，設置指令描述符的基類；
8、在所述指令描述符的基類中定義描述構建risc-v指令所需要的基礎元
9、根據所述基礎元素構建n條risc-v指令。
10、可選地，n條risc-v指令包括驗證指令和記錄指令。
11、可選地，根據所述基礎元素構建n條risc-v指令之后，還包括：
12、設置每條risc-v指令的識別方法、每條risc-v指令執行結果對pc的影響、每條risc-v指令執行結果對io訪問的影響、每條risc-v指令執行結果對內部寄存器的影響。
13、可選地，通過所述risc-v行為模型進行仿真驗證，同時記錄仿真驗證的功能覆蓋率信息，包括：
14、在所述uvm驗證平臺上實例化risc-v行為模型獲得智能體；
15、通過所述智能體預測n條risc-v指令的指令執行結果；
16、其中，當第n條risc-v指令確認被執行時，在所述功能覆蓋率記錄組件中調用與指令功能對應的功能覆蓋率采樣函數記錄功能覆蓋率信息，并對指令執行結果進行預測，將預測結果寫入結果預測隊列中，所述對比結果預測隊列用于與實際采樣信息隊列進行比對。
17、可選地，通過所述智能體預測n條risc-v指令的指令執行結果之前，包括：
18、基于所述智能體獲取預測所述指令執行結果所需要的處理器信息；
19、所述處理器信息包括目標處理器的時鐘和復位信息和中斷接口信息，以及目標處理器運行的pc值，目標處理器內部的寄存器值。
20、可選地，對指令執行結果進行預測，將預測結果寫入結果預測隊列中，包括：
21、若預測信息隊列中對應元素，與virtual?interface的實際采樣信息隊列都非空，則比較首元素；
22、若信息匹配則根據當前verbosity的設置選擇上報信息比對正確信息，若信息不匹配則上報信息比對錯誤信息。
23、第二方面提供一種電子設備，包括存儲器，處理器及存儲在存儲器上并可在處理器運行的計算機程序，所述處理器執行所述計算機程序時實現如上所述的處理器仿真驗證方法。
24、第三方面提供一種計算機可讀存儲介質，其上存儲有計算機程序，該程序被處理器執行時實現如上所述的處理器仿真驗證方法。
25、第四方面提供一種計算機程序產品，包括計算機程序，所述計算機程序在被處理器執行時實現如上所述的處理器仿真驗證方法。
26、相比于現有技術，本專利技術具有如下有益效果：首先搭建uvm驗證平臺，然后使用uvm驗證平臺提供的硬件描述和硬件驗證語言編寫目標處理器的risc-v行為模型，從而可以通過risc-v行為模型進行仿真驗證。因此，risc-v行為模型可以方便的與硬件驗證平臺的其它組件一起封裝到驗證環境，加強了risc-v行為模型的可移植性和可重用性；此外，risc-v行為模型無需通過dpi接口即可與uvm驗證平臺通信，提升了驗證過程的速率和效率；并且，本專利技術采用硬件描述和硬件驗證語言構建的功能覆蓋率記錄組件，可以直接驗證環境提供驗證進度的量化信息。
本文檔來自技高網...【技術保護點】
1.一種處理器仿真驗證方法，其特征在于，包括：
2.如權利要求1所述的處理器仿真驗證方法，其特征在于，基于所述UVM驗證平臺編寫目標處理器的RISC-V行為模型，包括：
3.如權利要求2所述的處理器仿真驗證方法，其特征在于，N條RISC-V指令包括驗證指令和記錄指令。
4.如權利要求2所述的處理器仿真驗證方法，其特征在于，根據所述基礎元素構建N條RISC-V指令之后，還包括：
5.如權利要求1至4任一項所述的處理器仿真驗證方法，其特征在于，通過所述RISC-V行為模型進行仿真驗證，同時記錄仿真驗證的功能覆蓋率信息，包括：
6.如權利要求5所述的處理器仿真驗證方法，其特征在于，通過所述智能體預測N條RISC-V指令的指令執行結果之前，包括：
7.如權利要求6所述的處理器仿真驗證方法，其特征在于，對指令執行結果進行預測，將預測結果寫入結果預測隊列中，包括：
8.一種電子設備，其特征在于，包括存儲器，處理器及存儲在存儲器上并可在處理器運行的計算機程序，所述處理器執行所述計算機程序時實現如權利要求1至7中
9.一種計算機可讀存儲介質，其上存儲有計算機程序，其特征在于，該程序被處理器執行時實現如權利要求1至7中任一所述的處理器仿真驗證方法。
10.一種計算機程序產品，包括計算機程序，其特征在于，所述計算機程序在被處理器執行時實現如權利要求1至7中任一項所述的處理器仿真驗證方法。
...【技術特征摘要】
1.一種處理器仿真驗證方法，其特征在于，包括：
2.如權利要求1所述的處理器仿真驗證方法，其特征在于，基于所述uvm驗證平臺編寫目標處理器的risc-v行為模型，包括：
3.如權利要求2所述的處理器仿真驗證方法，其特征在于，n條risc-v指令包括驗證指令和記錄指令。
4.如權利要求2所述的處理器仿真驗證方法，其特征在于，根據所述基礎元素構建n條risc-v指令之后，還包括：
5.如權利要求1至4任一項所述的處理器仿真驗證方法，其特征在于，通過所述risc-v行為模型進行仿真驗證，同時記錄仿真驗證的功能覆蓋率信息，包括：
6.如權利要求5所述的處理器仿真驗證方法，其特征在于，通過所述智能體預測n條...
【專利技術屬性】
技術研發人員：李炎，
申請(專利權)人：重慶位圖信息技術有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。