【技術實現步驟摘要】
本專利技術屬于半導體集成電路制造，特別是涉及一種半導體結構及其制備方法、半導體被刻蝕速率的測量方法。
技術介紹
1、在半導體生產過程中，不同濃度的hf和hno3的混合溶液常用于對晶圓背面的清洗，以去除晶圓背面可能存在的顆粒及金屬污染。然而，該混合溶液對硅材料的晶圓的刻蝕效果過于顯著，導致刻蝕后的晶圓背面的接觸面粗糙、劃痕加重，嚴重時可能會導致晶圓破碎。因此，需要精確測量該刻蝕溶液對硅的刻蝕速率及刻蝕特性，以便合理控制該混合溶液的濃度及工藝時間。
2、目前，由于晶圓厚度較厚，難以得到穿過晶圓底面的反射光，因此無法使用量測反射光譜的方式直接測量晶圓在刻蝕前后的厚度變化；同時由于刻蝕深度與晶圓厚度相比過小，導致使用其他測量厚度的方式得到的晶圓厚度變化誤差較大。
3、因此在現有技術中，針對hf和hno3的混合溶液對硅的刻蝕速率測量，普遍采用稱重法，即先對反應前的晶圓進行稱重，然后使hf和hno3的混合溶液噴到晶圓表面與硅進行反應，反應一段時間后再次稱量晶圓的重量；兩次的重量差即為硅被刻蝕掉的部分，從而可以計算得到hf和hno3的混合溶液對硅的刻蝕速率。然而這種方式存在明顯的缺點，重量的減少并無法準確反映晶圓厚度及表面形貌的變化，無法準確計算hf和hno3的混合溶液對硅的刻蝕速率。
4、因此，目前亟待一種能夠準確測量硅晶圓被刻蝕速率的方法。
5、應該注意，上面對技術背景的介紹只是為了方便對本申請的技術方案進行清楚、完整的說明，并方便本領域技術人員的理解而闡述的，不能僅僅因為這些方案在本申請的
技術實現思路
1、鑒于以上現有技術的缺點，本專利技術的目的在于提供一種半導體結構及其制備方法、半導體被刻蝕速率的測量方法，用于解決現有技術中晶圓的被刻蝕速率測量準確度低的問題。
2、為實現上述目的，本專利技術提供一種半導體結構，所述半導體結構用于刻蝕速率測量，所述半導體結構包括：半導體層和對照材料層；所述對照材料層與所述半導體層的材料不同；
3、所述半導體層的第一表面包括至少一個凹槽，所述凹槽內填充有所述對照材料層，所述對照材料層的表面與所述半導體層的表面齊平。
4、可選地，所述半導體結構還包括硬掩膜層；
5、所述半導體層的第一表面上設置有所述硬掩膜層，所述硬掩膜層覆蓋所述對照材料層和所述半導體層的表面；所述硬掩膜層包括貫穿所述硬掩膜層的第一開口和第二開口，所述第一開口和所述第二開口的口徑相等，所述第一開口下方顯露出所述對照材料層，所述第二開口下方顯露出所述半導體結構中未設置所述對照材料層的半導體層。
6、可選地，所述半導體層的材料為硅；和/或所述對照材料層的材料為二氧化硅；和/或設置有硬掩膜層時，所述硬掩膜層的材料為摻雜碳化硅的氮化硅薄膜。
7、本專利技術還提供一種半導體結構的制備方法，所述半導體結構的制備方法用于制備上述半導體結構，所述制備方法包括：
8、于所述半導體層的第一表面上設置氧化硅薄膜，于所述氧化硅薄膜上設置氮化硅層，于所述氮化硅層上設置圖形化的光刻膠，通過圖形化的所述光刻膠對所述氮化硅層、所述氧化硅薄膜和所述半導體層進行刻蝕在所述半導體層的第一表面得到凹槽，去除所述光刻膠；
9、于所述凹槽內設置對照材料層，所述對照材料層顯露出的表面與所述晶圓的第一表面齊平，形成齊平表面，去除所述氮化硅層和所述氧化硅薄膜。
10、本專利技術還提供一種半導體結構的制備方法，所述半導體結構的制備方法用于制備上述半導體結構，所述制備方法包括：
11、于所述半導體層的第一表面設置至少一個凹槽；
12、于所述凹槽內設置對照材料層，所述對照材料層顯露出的表面與所述晶圓的第一表面齊平，形成齊平表面；
13、于所述半導體層的第一表面設置硬掩膜層，所述硬掩膜層覆蓋所述對照材料層和所述半導體層齊平的齊平表面；
14、圖形化所述硬掩膜層得到第一開口和第二開口，所述第一開口和所述第二開口貫穿所述硬掩膜層，所述第一開口位于所述對照材料層的上方，所述第二開口位于所述半導體層未設置所述對照材料層的上方。
15、本專利技術還提供一種半導體被刻蝕速率的測量方法，所述測量方法包括：
16、提供一半導體結構，所述半導體結構為上述的半導體結構；
17、測量所述半導體結構中的所述對照材料層的原始厚度l1；
18、刻蝕溶液對所述對照材料層和所述半導體層的表面進行刻蝕；
19、測量刻蝕后所述對照材料層的厚度l2，獲得刻蝕時間t，計算得到所述對照材料層的刻蝕速率v1＝(l1-l2)/t；
20、獲得所述對照材料層與所述半導體層的刻蝕速率比值x，計算得到所述半導體層的刻蝕速率v2＝v1/x。
21、可選地，獲得所述對照材料層與所述半導體層的刻蝕速率比值x的方式為：
22、測量刻蝕后所述對照材料層和所述半導體層的表面高度差δl，計算所述對照材料層與所述半導體層的刻蝕速率比值x＝(l1-l2)/(l1-l2+δl)。
23、本專利技術還提供一種半導體被刻蝕速率的測量方法，所述測量方法包括：
24、提供一半導體結構，所述半導體結構為上述的半導體結構；
25、刻蝕溶液通過所述第一開口對所述對照材料層進行刻蝕形成第一刻蝕孔洞，刻蝕溶液通過所述第二開口對所述半導體層進行刻蝕形成第二刻蝕孔洞；
26、測量得到所述第一刻蝕孔洞的深度x1，獲得刻蝕時間t，計算得到所述刻蝕溶液對所述對照材料層的刻蝕速率v1＝x1/t；
27、獲得所述對照材料層與所述半導體層的刻蝕速率比值x，計算得到所述半導體層的刻蝕速率v2＝v1/x。
28、可選地，獲得所述對照材料層與所述半導體層的刻蝕速率比值x的方式為：
29、測量刻蝕后所述第一刻蝕孔洞的深度和所述第二刻蝕孔洞的深度比值x，x為所述對照材料層與所述半導體層的刻蝕速率比值。
30、可選地，測量得到刻蝕后所述第一刻蝕孔洞的深度和所述第二刻蝕孔洞的深度比值的方法為：沿垂直于所述第一表面的截面對所述半導體結構進行切片；分別測量切片得到的所述第一刻蝕孔洞的深度和所述第二刻蝕孔洞的深度，計算得到所述第一刻蝕孔洞和所述第二刻蝕孔洞的深度比值x；
31、或測量得到刻蝕后所述第一刻蝕孔洞的深度和所述第二刻蝕孔洞的深度比值的方法為：從所述第一表面的高度對所述第一刻蝕孔洞和所述第二刻蝕孔洞的底部射入檢測光線；分別接收所述第一刻蝕孔洞和所述第二刻蝕孔洞的底部反射出的反射光譜，通過反射光譜對應分析得到所述第一刻蝕孔洞和所述第二刻蝕孔洞的深度。
32、如上，本專利技術的半導體結構及其制備方法、半導體被刻蝕速率的測量方法，具有以下有益效果：
33、本專利技術通過在半導體層內設置凹槽填充對照材料層作為刻蝕速率測量的結構，將對照材料層和半導體層本文檔來自技高網...
【技術保護點】
1.一種半導體結構，其特征在于，所述半導體結構用于刻蝕速率測量，所述半導體結構包括：半導體層和對照材料層；所述對照材料層與所述半導體層的材料不同；
2.根據權利要求1所述的半導體結構，其特征在于，所述半導體結構還包括硬掩膜層；所述半導體層的第一表面上設置有所述硬掩膜層，所述硬掩膜層覆蓋所述對照材料層和所述半導體層的表面；所述硬掩膜層包括貫穿所述硬掩膜層的第一開口和第二開口，所述第一開口和所述第二開口的口徑相等，所述第一開口下方顯露出所述對照材料層，所述第二開口下方顯露出所述半導體結構中未設置所述對照材料層的半導體層。
3.根據權利要求1或2中所述的半導體結構，其特征在于，所述半導體層的材料為硅；和/或所述對照材料層的材料為二氧化硅；和/或設置有硬掩膜層時，所述硬掩膜層的材料為摻雜碳化硅的氮化硅薄膜。
4.一種半導體結構的制備方法，其特征在于，所述制備方法用于制備權利要求1中所述的半導體結構，所述制備方法包括：
5.一種半導體結構的制備方法，其特征在于，所述制備方法用于制備權利要求2中所述的半導體結構，所述制備方法包括：
7.根據權利要求6所述的半導體被刻蝕速率的測量方法，其特征在于，獲得所述對照材料層與所述半導體層的刻蝕速率比值X的方式為：
8.一種半導體被刻蝕速率的測量方法，其特征在于，所述測量方法包括：
9.根據權利要求8所述的半導體被刻蝕速率的測量方法，其特征在于，獲得所述對照材料層與所述半導體層的刻蝕速率比值X的方式為：
10.根據權利要求8所述的半導體被刻蝕速率的測量方法，其特征在于，測量得到刻蝕后所述第一刻蝕孔洞的深度和所述第二刻蝕孔洞的深度比值的方法為：沿垂直于所述第一表面的截面對所述半導體結構進行切片；分別測量切片得到的所述第一刻蝕孔洞的深度和所述第二刻蝕孔洞的深度，計算得到所述第一刻蝕孔洞和所述第二刻蝕孔洞的深度比值X；
...【技術特征摘要】
1.一種半導體結構，其特征在于，所述半導體結構用于刻蝕速率測量，所述半導體結構包括：半導體層和對照材料層；所述對照材料層與所述半導體層的材料不同；
2.根據權利要求1所述的半導體結構，其特征在于，所述半導體結構還包括硬掩膜層；所述半導體層的第一表面上設置有所述硬掩膜層，所述硬掩膜層覆蓋所述對照材料層和所述半導體層的表面；所述硬掩膜層包括貫穿所述硬掩膜層的第一開口和第二開口，所述第一開口和所述第二開口的口徑相等，所述第一開口下方顯露出所述對照材料層，所述第二開口下方顯露出所述半導體結構中未設置所述對照材料層的半導體層。
3.根據權利要求1或2中所述的半導體結構，其特征在于，所述半導體層的材料為硅；和/或所述對照材料層的材料為二氧化硅；和/或設置有硬掩膜層時，所述硬掩膜層的材料為摻雜碳化硅的氮化硅薄膜。
4.一種半導體結構的制備方法，其特征在于，所述制備方法用于制備權利要求1中所述的半導體結構，所述制備方法包括：
...
【專利技術屬性】
技術研發人員：李寧寧，劉佳磊，馬甜甜，
申請(專利權)人：芯恩青島集成電路有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。