System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術實現步驟摘要】
本專利技術涉及功率半導體器件,具體涉及一種sic功率mosfet器件和制作方法。
技術介紹
1、為了進一步提升器件在高壓、高功率下的性能,打破硅材料的理論限制,以碳化硅(sic)和氮化鎵(gan)為代表的第三代半導體材料引起了廣泛關注。它們可以在很寬的溫度范圍內實現良好的器件性能,被認為是功率器件領域中替代現有硅材料的理想選擇。sic是一種iv-iv族化合物半導體材料,其擊穿電場是si材料的十倍,熱導率幾乎是si材料的三倍。更寬的帶隙,更高的熱導率和更大的臨界擊穿電場使得sic功率器件可以工作在更高溫度的環境中,并且實現更高的電流密度和阻斷電壓。高的飽和漂移速度和遷移率可以提高器件的開關頻率。
2、碳化硅(sic)功率器件包括二極管、結型場效應晶體管(jfet)、金屬-氧化物-半導體場效應晶體管(mosfet)、絕緣柵雙極型晶體管(igbt)等類型。sic功率mosfet器件因其高電壓阻斷能力、高溫工作能力以及低導通電阻等特點被廣泛關注。這類器件可能面臨的技術挑戰包括提高器件的可靠性和穩定性、降低制造成本以及優化器件的性能。
3、目前在sic?mosfet功率半導體器件中,動態閂鎖是一種失效模式,通常發生在器件的關斷過程中。當器件嘗試關斷時,如果寄生npn三極管(由mosfet的源區、漏區和襯底形成的)意外導通,就會導致電流繼續流動,使得器件無法成功關斷。現有技術中為了增加器件(現有技術中的sic?mosfet功率半導體器件的元胞結構如圖1所示,其中200-外延層、300-pwell層、400-n+層、6
技術實現思路
1、為了進一步提高sic?mosfet功率半導體器件的抗動態閂鎖能力的技術問題,而提供一種sic功率mosfet器件和制作方法。本專利技術的器件結構具有雙重截面交替結構,本專利技術結構能夠縮短空穴電流經過源區下方的路徑,提高器件的抗動態閂鎖能力。
2、為了達到以上目的,本專利技術通過以下技術方案實現:
3、一種sic功率mosfet器件,器件的元胞結構由下至上依次包括:n++型sic襯底、n-外延層、多晶硅柵層、隔離層、金屬層;
4、在所述n-外延層的表面內設置有左右對稱的兩個pwell層,兩個pwell層之間形成jfet區域;設置在所述pwell層上的n+層、以及設置在所述n+層上的p+層;
5、所述n-外延層的表面內具有截面a和截面b的交替結構;
6、所述截面a的結構:所述jfet區域的截面呈上窄下寬的梯形,且兩個所述pwell層相對的一側邊界均呈向內部彎曲的弧形、以及與弧形相接的平直底邊邊界;
7、所述截面b的結構:兩個所述pwell層的邊界均呈向內部彎曲的弧形;
8、所述元胞結構的兩側具有溝槽結構。
9、進一步地,所述截面a的結構中:所述pwell層將所述n+層和所述p+層包裹在內,且p+層與n+層的邊界形成兩個層疊的方形;
10、所述截面b的結構中:所述pwell層將所述n+層和所述p+層包裹在內,p+層的邊界與n+層的邊界為弧形,n+層的弧形邊界將p+層的弧形邊界包裹在內。
11、進一步地,所述截面a與所述截面b中,所述pwell層的深度>所述n+層的深度>所述p+層的深度;
12、所述截面a與所述截面b中所述pwell層的深度相同,所述pwell層的深度為0.5μm-1.5μm;
13、所述截面a與所述截面b中所述n+層的深度相同,所述n+層的深度為0.3μm-0.8μm;
14、所述截面a與所述截面b中所述p+層的深度相同,所述p+層的深度為0.1μm-0.3μm。
15、再進一步地,所述pwell層中注入的鋁離子濃度為1×1017-1×1019cm-3;所述n+層注入的氮離子濃度為1×1018-1×1020cm-3;所述p+層注入的鋁離子濃度為1×1018-1×1020cm-3。
16、進一步地,所述溝槽結構的深度超過所述p+層的深度并達到或者超過所述n+層的深度、且不超過所述pwell層的深度。
17、再進一步地,所述溝槽結構的深度為0.1μm-0.5μm,所述溝槽結構中具有金屬層。
18、進一步地,所述n-外延層的厚度為5μm-20μm,其中的離子濃度為1013-1017cm-3;
19、在所述n-外延層表面的所述多晶硅柵層的厚度范圍為
20、所述隔離層完全覆蓋所述多晶硅柵層;
21、所述金屬層覆蓋所述元胞結構;
22、在所述n++型sic襯底下方還包括漏電極。
23、以上一種sic功率mosfet器件的制備方法,包括如下步驟:
24、s1、在n++型sic襯底上生長一層所需厚度的n-外延層;
25、s2、在所述n-外延層上光刻定義出阻擋層區域,形成第一掩膜,通過刻蝕去除未被定義的阻擋層區域,即得到截面構型為上窄下寬的梯形的阻擋層區域,不去除第一掩膜;
26、s3、在截面構型為梯形的阻擋層區域的兩側腰光刻定義出穿通區,形成第二掩膜,通過刻蝕去除被定義的穿通區,以相同的間距對截面構型為梯形的兩側腰垂直刻蝕掉相同寬度、相同長度的部分坡度,該部分坡度即為定義的穿通區;去除第二掩膜;由于兩側腰的部分坡度的刻蝕以此形成了截面a和截面b交替的基底;
27、s4、由于s2未去除第一掩膜,可作為離子注入時的掩膜,注入鋁離子達到所需深度形成pwell層;再注入氮離子至pwell區內部達到所需深度形成n+層;最后在n+層內注入鋁離子達到所需深度形成p+層;由于阻擋層區域存在穿通區,因此離子注入時,各離子層所形成的邊界截面的結構產生不同,去除第一掩膜后刻蝕掉阻擋層區域至n-外延層,從而在所述n-外延層內得到具有截面a和截面b的交替結構;
28、s5、在jfet區域上于n-外延層表面依次形成多晶硅柵層和包裹所述多晶硅柵層的隔離層;
29、s6、有源區溝本文檔來自技高網...
【技術保護點】
1.一種SiC功率MOSFET器件,其特征在于,器件的元胞結構由下至上依次包括:N++型SiC襯底(1)、N-外延層(2)、多晶硅柵層(6)、隔離層(7)、金屬層(8);
2.根據權利要求1所述的一種SiC功率MOSFET器件,其特征在于,所述截面A的結構中:所述Pwell層(3)將所述N+層(4)和所述P+層(5)包裹在內,且P+層(5)與N+層(4)的邊界形成兩個層疊的方形;
3.根據權利要求2所述的一種SiC功率MOSFET器件,其特征在于,所述截面A與所述截面B中,所述Pwell層(3)的深度>所述N+層(4)的深度>所述P+層(5)的深度;
4.根據權利要求3所述的一種SiC功率MOSFET器件,其特征在于,所述Pwell層(3)中注入的鋁離子濃度為1×1017-1×1019cm-3;所述N+層(4)注入的氮離子濃度為1×1018-1×1020cm-3;所述P+層(5)注入的鋁離子濃度為1×1018-1×1020cm-3。
5.根據權利要求1-4任一項所述的一種SiC功率MOSFET器件,其特征在于,所述溝槽結構(9)的深
6.根據權利要求5所述的一種SiC功率MOSFET器件,其特征在于,所述溝槽的深度為0.1μm-0.5μm,所述溝槽結構(9)中具有金屬層(8);所述N-外延層(2)的厚度為5μm-20μm,其中的離子濃度為1013-1017cm-3;在所述N-外延層(2)表面的所述多晶硅柵層(6)的厚度范圍為
7.一種SiC功率MOSFET器件的制備方法,其特征在于,包括如下步驟:
8.根據權利要求7所述的一種SiC功率MOSFET器件的制備方法,其特征在于,所述阻擋層區域(21)的高度為所述阻擋層區域(22)的臺面寬度為梯形的下底邊與腰所形成的角度范圍為15°-60°;相鄰兩個阻擋層區域(21)之間的間距為
9.根據權利要求8所述的一種SiC功率MOSFET器件的制備方法,其特征在于,刻蝕穿通區(22)時,兩側腰刻蝕掉的相同寬度為0.1-0.5μm,兩側腰保留的相同間距為0.5-1.5μm;
10.根據權利要求7所述的一種SiC功率MOSFET器件的制備方法,其特征在于,S2中采用濕法刻蝕去除未被定義的阻擋層區域(21),濕法刻蝕所采用的腐蝕液為質量分數30%~40%的NH4F溶液和質量分數40%~50%的HF溶液,按體積比為0-8:1混合,使垂直方向刻蝕速率與水平方向刻蝕速率的比值在1:0.55-3.8范圍內,實現截面構型為上窄下寬、底面內角范圍為15°-60°的梯形的阻擋層區域(21);
...【技術特征摘要】
1.一種sic功率mosfet器件,其特征在于,器件的元胞結構由下至上依次包括:n++型sic襯底(1)、n-外延層(2)、多晶硅柵層(6)、隔離層(7)、金屬層(8);
2.根據權利要求1所述的一種sic功率mosfet器件,其特征在于,所述截面a的結構中:所述pwell層(3)將所述n+層(4)和所述p+層(5)包裹在內,且p+層(5)與n+層(4)的邊界形成兩個層疊的方形;
3.根據權利要求2所述的一種sic功率mosfet器件,其特征在于,所述截面a與所述截面b中,所述pwell層(3)的深度>所述n+層(4)的深度>所述p+層(5)的深度;
4.根據權利要求3所述的一種sic功率mosfet器件,其特征在于,所述pwell層(3)中注入的鋁離子濃度為1×1017-1×1019cm-3;所述n+層(4)注入的氮離子濃度為1×1018-1×1020cm-3;所述p+層(5)注入的鋁離子濃度為1×1018-1×1020cm-3。
5.根據權利要求1-4任一項所述的一種sic功率mosfet器件,其特征在于,所述溝槽結構(9)的深度超過所述p+層(5)的深度并達到或者超過所述n+層(4)的深度、且不超過所述pwell層(3)的深度。
6.根據權利要求5所述的一種sic功率mosfet器件,其特征在于,...
【專利技術屬性】
技術研發人員:張景超,戚麗娜,周昕,朱寧,崔崧,鄭海峰,趙善麒,
申請(專利權)人:江蘇宏微科技股份有限公司,
類型:發明
國別省市:
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。