System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術實現步驟摘要】
本專利技術涉及模擬電路技術和半導體集成電路領域,具體地,涉及一種高壓柵極的自舉開關電路。
技術介紹
1、高壓模擬開關廣泛地被應用到汽車電子及通信等領域中,控制高壓域信號通路通斷,在傳統設計中,高壓模擬開關及其控制電路面臨以下兩點問題:
2、(1)高壓模擬開關在接入電阻分壓電路控制高壓模擬開關通斷時,其導通阻抗直接影響電阻分壓精度,傳統控制nmos/pmos開關僅在其柵極施加固定電壓控制信號,通常為電源電壓,當高壓模擬開關的源極電壓波動時,其導通阻抗隨柵源電壓變化而變化,導致導通阻抗的線性度下降,從而使電阻串分壓精度受影響,影響高壓模擬開關所在電路的精度;
3、(2)高壓模擬開關的導通速度直接關系著高壓模擬開關所在電路的導通速度,過慢則延時過大,而過快則可能使高壓模擬開關所在電路快速上電時產生的浪涌電流過大,可能會損壞高壓模擬開關及下游負載,傳統高壓模擬開關常通過在開關管柵極串聯電容及兆歐級別的電阻,對開關開啟的時間常數進行設定來延長開關管的開啟時間,達到減小浪涌電流的目的,但大電容及電阻占用了較大的面積及功耗,使得高壓模擬開關的設計成本上升。
技術實現思路
1、針對現有技術中存在的問題,本專利技術提供了一種高壓柵極的自舉開關電路,通過保持模擬開關的柵源電壓恒定,提高高壓域模擬開關輸出信號的精確度和線性度,并且不需要傳統自舉開關中的電容和電荷泵,整體面積和功耗小,既可以驅動低壓開關也可以驅動高壓開關。
2、為實現上述技術目的,本專利技術采用如下技術
3、所述模擬開關m0的漏極作為模擬開關m0的輸入端,輸入vin信號;所述模擬開關m0的源極、襯底連接,作為模擬開關m0的輸出端,輸出vout信號;
4、所述反相器組根據使能信號en生成控制信號,輸入控制電路中;
5、所述控制電路根據輸入的控制信號控制模擬開關m0的柵極電壓,使得模擬開關m0的導通阻抗保持恒定;
6、所述使能下拉電路根據使能信號en判斷自舉開關電路不工作時,將自舉開關電路關斷。
7、進一步地,所述反相器組由第一反相器inv1和第二反相器inv2組成,所述第一反相器inv1的輸入端與使能信號en連接,所述第一反相器inv1的輸出端分別與第二反相器inv2的輸入端、使能下拉電路的輸入端連接,所述第二反相器inv2的輸出端與控制電路的輸入端連接。
8、進一步地,所述控制電路包括:第一pmos管m1、第二pmos管m2、第三pmos管m3、第四pmos管m4、第五pmos管m5、第一nmos管m8、第一電阻r1、第二電阻r2、第三電阻r3、第四電阻r4和第五電阻r5,所述第一nmos管m8的柵極作為控制電路的控制信號輸入端,所述第一nmos管m8的源極接地,所述第一nmos管m8的漏極與第二電阻r2的一端連接,所述第二電阻r2的另一端分別與第一電阻r1的一端、第四pmos管m4的漏極、第四pmos管m4的柵極、第一pmos管m1的柵極連接;所述第一電阻r1的另一端、第三pmos管m3的源極、第一pmos管m1的源極均與高電源電壓vdd連接,所述第三pmos管m3的柵極、第三pmos管m3的漏極均與第四pmos管m4的源極連接;所述第一pmos管m1的漏極與第三電阻r3的一端連接,所述第三電阻r3與第五pmos管m5源極連接的一端作為控制電路的控制信號輸出端,所述第五pmos管m5的柵極、第五pmos管m5的漏極均與第二pmos管m2的源極、襯底連接,所述第二pmos管m2的漏極與第四電阻r4的一端連接,所述第四電阻r4的另一端接地;所述第二pmos管m2的柵極與第五電阻r5的一端連接,第五電阻r5的另一端與模擬開關m0的輸出端連接。
9、進一步地,所述第一pmos管m1和第二pmos管m2均為高壓pmos管,所述第三pmos管m3、第四pmos管m4和第五pmos管m5均為低壓pmos管,所述第一nmos管m8為高壓nmos管。
10、進一步地,所述控制電路的控制信號輸出端分別與模擬開關m0的柵極、使能下拉電路連接。
11、進一步地,所述使能下拉電路包括:第二nmos管m6和第三nmos管m7,所述第三nmos管m7的漏極與控制電路的控制信號輸出端連接,所述第三nmos管m7的源極接地,所述第三nmos管m7的柵極、第二nmos管m6的柵極均與第一反相器inv1的輸出端連接,所述第二nmos管m6的漏極與模擬開關m0的輸出端連接,所述第二nmos管m6的源極接地。
12、進一步地,所述第三nmos管m7為高壓nmos管。
13、進一步地,當模擬開關m0輸入的vin信號小于5v時,模擬開關m0和第二nmos管m6均采用nmos低壓管;當模擬開關m0輸入的vin信號大于等于5v時,模擬開關m0和第二nmos管m6均采用nmos高壓管。
14、與現有技術相比,本專利技術具有如下有益效果:本專利技術高壓柵極的自舉開關電路通過控制電路能夠保證模擬開關快速導通穩定,并且,當模擬開關的導通阻抗在正常工作導通后,幾乎不隨所在信號通路電壓變化而變化,實現了良好的線性度。此外,傳統的自舉開關是采用電容充放電實現,利用了電容兩端電壓差不會突變的特性,為了保持自舉開關的柵源電壓恒定,通常需要時鐘和電荷泵配合;而本專利技術的自舉開關電路利用控制電路中的第二pmos管的柵極電壓和第五pmos管的源極電壓來控制模擬開關m0的柵源電壓,使得模擬開關的柵源電壓等于第二pmos管的柵極電壓和第五pmos管的源極電壓之和,并且幾乎保持不變,不需要傳統自舉開關中的電容和電荷泵,減小了面積成本,既可以驅動低壓開關也可以驅動高壓開關。
本文檔來自技高網...【技術保護點】
1.一種高壓柵極的自舉開關電路,其特征在于,包括:模擬開關M0、控制電路、反相器組、使能下拉電路;
2.根據權利要求1所述的一種高壓柵極的自舉開關電路,其特征在于,所述反相器組由第一反相器INV1和第二反相器INV2組成,所述第一反相器INV1的輸入端與使能信號EN連接,所述第一反相器INV1的輸出端分別與第二反相器INV2的輸入端、使能下拉電路的輸入端連接,所述第二反相器INV2的輸出端與控制電路的輸入端連接。
3.根據權利要求2所述的一種高壓柵極的自舉開關電路,其特征在于,所述控制電路包括:第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5、第一NMOS管M8、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4和第五電阻R5,所述第一NMOS管M8的柵極作為控制電路的控制信號輸入端,所述第一NMOS管M8的源極接地,所述第一NMOS管M8的漏極與第二電阻R2的一端連接,所述第二電阻R2的另一端分別與第一電阻R1的一端、第四PMOS管M4的漏極、第四PMOS管M4的柵極、第一PMOS管M1的柵極連接;所
4.根據權利要求3所述的一種高壓柵極的自舉開關電路,其特征在于,所述第一PMOS管M1和第二PMOS管M2均為高壓PMOS管,所述第三PMOS管M3、第四PMOS管M4和第五PMOS管M5均為低壓PMOS管,所述第一NMOS管M8為高壓NMOS管。
5.根據權利要求3所述的一種高壓柵極的自舉開關電路,其特征在于,所述控制電路的控制信號輸出端分別與模擬開關M0的柵極、使能下拉電路連接。
6.根據權利要求5所述的一種高壓柵極的自舉開關電路,其特征在于,所述使能下拉電路包括:第二NMOS管M6和第三NMOS管M7,所述第三NMOS管M7的漏極與控制電路的控制信號輸出端連接,所述第三NMOS管M7的源極接地,所述第三NMOS管M7的柵極、第二NMOS管M6的柵極均與第一反相器INV1的輸出端連接,所述第二NMOS管M6的漏極與模擬開關M0的輸出端連接,所述第二NMOS管M6的源極接地。
7.根據權利要求6所述的一種高壓柵極的自舉開關電路,其特征在于,所述第三NMOS管M7為高壓NMOS管。
8.根據權利要求6所述的一種高壓柵極的自舉開關電路,其特征在于,當模擬開關M0輸入的Vin信號小于5V時,模擬開關M0和第二NMOS管M6均采用NMOS低壓管;當模擬開關M0輸入的Vin信號大于等于5V時,模擬開關M0和第二NMOS管M6均采用NMOS高壓管。
...【技術特征摘要】
1.一種高壓柵極的自舉開關電路,其特征在于,包括:模擬開關m0、控制電路、反相器組、使能下拉電路;
2.根據權利要求1所述的一種高壓柵極的自舉開關電路,其特征在于,所述反相器組由第一反相器inv1和第二反相器inv2組成,所述第一反相器inv1的輸入端與使能信號en連接,所述第一反相器inv1的輸出端分別與第二反相器inv2的輸入端、使能下拉電路的輸入端連接,所述第二反相器inv2的輸出端與控制電路的輸入端連接。
3.根據權利要求2所述的一種高壓柵極的自舉開關電路,其特征在于,所述控制電路包括:第一pmos管m1、第二pmos管m2、第三pmos管m3、第四pmos管m4、第五pmos管m5、第一nmos管m8、第一電阻r1、第二電阻r2、第三電阻r3、第四電阻r4和第五電阻r5,所述第一nmos管m8的柵極作為控制電路的控制信號輸入端,所述第一nmos管m8的源極接地,所述第一nmos管m8的漏極與第二電阻r2的一端連接,所述第二電阻r2的另一端分別與第一電阻r1的一端、第四pmos管m4的漏極、第四pmos管m4的柵極、第一pmos管m1的柵極連接;所述第一電阻r1的另一端、第三pmos管m3的源極、第一pmos管m1的源極均與高電源電壓vdd連接,所述第三pmos管m3的柵極、第三pmos管m3的漏極均與第四pmos管m4的源極連接;所述第一pmos管m1的漏極與第三電阻r3的一端連接,所述第三電阻r3與第五pmos管m5源極連接的一端作為控制電路的控制信號輸出端,所述第五pmos管m5的柵極、第五pmos管m5的漏極均與第二pmos管m2的源極、襯底連接...
【專利技術屬性】
技術研發人員:霍飛鵬,劉安寧,衛寶躍,
申請(專利權)人:上海帝迪集成電路設計有限公司,
類型:發明
國別省市:
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。