System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 色综合热无码热国产,亚洲爆乳无码专区,日韩精品人妻系列无码av东京
  • 
    <ul id="o6k0g"></ul>
    <ul id="o6k0g"></ul>

    一種封裝結構及其制備方法技術

    技術編號:44182639 閱讀:15 留言:0更新日期:2025-02-06 18:25
    本公開提供了一種封裝結構及其制備方法,該封裝結構包括沿第一方向依次堆疊的基底、第一芯片和至少一層堆疊層;每一堆疊層包括轉接板結構和至少一個芯片連接結構,至少一個芯片連接結構和轉接板結構沿第二方向放置;芯片連接結構包括第二芯片和第一重布線層,第一重布線層靠近芯片連接結構的第一表面;轉接板結構包括第二重布線層和至少一個導電柱,第二重布線層靠近轉接板結構的第一表面,至少一個導電柱與第二重布線層電連接;第二芯片與第一芯片電連接,且第二重布線層與第一芯片電連接;每一堆疊層還包括靠近堆疊層的第一表面的第三重布線層,至少一個導電柱與第三重布線層電連接。

    【技術實現步驟摘要】

    本公開涉及半導體,尤其涉及一種封裝結構及其制備方法


    技術介紹

    1、隨著半導體工藝和技術的不斷進步,芯片和電子產品正朝著小型化、高密度、高性能的方向發展,在有限的區域內集成更高性能和更多功能的芯片已經成為必然趨勢。同時,伴隨著摩爾定律的發展逐漸放緩,芯片堆疊和封裝技術在一定程度上不僅可以彌補摩爾定律變慢的局限性,并在某些方面展現出顯著的優勢。因此,芯片堆疊和封裝技術在電子產品產業鏈中的地位變得越來越重要。

    2、然而,在制備高帶寬存儲器(high?bandwidth?memory,hbm)時,在動態隨機存取存儲器芯片(dynamic?random?access?memory?die;簡稱dram?die,dram芯片)中需要預留硅通孔(through?silicon?via,tsv)的位置,導致浪費dram芯片的有效面積、增加成本,且還要考慮tsv對芯片內部電路的影響;另外,tsv的工藝難度較大,容易造成dram芯片損壞、增加成本。


    技術實現思路

    1、本公開實施例提供一種封裝結構及其制備方法。

    2、第一方面,本公開實施例提供了一種封裝結構,所述封裝結構包括沿第一方向依次堆疊的基底、第一芯片和至少一層堆疊層;每一所述堆疊層包括轉接板結構和至少一個芯片連接結構,所述至少一個芯片連接結構和所述轉接板結構沿第二方向放置;

    3、所述芯片連接結構包括第二芯片和第一重布線層,所述第一重布線層靠近所述芯片連接結構的第一表面;所述轉接板結構包括第二重布線層和至少一個導電柱,所述第二重布線層靠近所述轉接板結構的第一表面,所述至少一個導電柱與所述第二重布線層電連接;所述第二芯片與所述第一芯片電連接,且所述第二重布線層與所述第一芯片電連接;

    4、每一所述堆疊層還包括靠近所述堆疊層的第一表面的第三重布線層,所述至少一個導電柱與所述第三重布線層電連接;

    5、其中,所述芯片連接結構由有源芯片晶圓切割得到,所述轉接板結構由轉接板晶圓切割得到。

    6、在一些實施例中,每一所述堆疊層還包括位于所述第三重布線層上的第一鍵合層,所述第一鍵合層與所述第三重布線層電連接,且相鄰的兩個所述堆疊層通過所述第一鍵合層電連接。

    7、在一些實施例中,所述封裝結構還包括多個第一導電層,所述多個第一導電層位于所述第一芯片內;所述芯片連接結構還包括至少一個第二導電層,所述至少一個第二導電層位于所述第二芯片內,且靠近所述芯片連接結構的第一表面;

    8、所述至少一個第二導電層通過所述第一重布線層與所述第一導電層電連接,且所述第二重布線層與所述第一導電層電連接。

    9、在一些實施例中,所述芯片連接結構還包括至少一個第三導電層和第四重布線層,所述至少一個第三導電層和所述第四重布線層位于所述第二芯片內,且靠近所述芯片連接結構的第二表面;所述芯片連接結構的第一表面和所述芯片連接結構的第二表面相對;

    10、所述至少一個第三導電層通過所述第四重布線層與所述第三重布線層電連接。

    11、在一些實施例中,所述芯片連接結構還包括位于所述芯片連接結構的第一表面的第二鍵合層,所述第二鍵合層與所述第一重布線層電連接;所述轉接板結構還包括位于所述轉接板結構的第一表面的第三鍵合層,所述第三鍵合層與所述第二重布線層電連接;

    12、所述芯片連接結構通過所述第二鍵合層與所述第一芯片電連接,所述轉接板結構通過所述第三鍵合層與所述第一芯片電連接。

    13、在一些實施例中,每一所述堆疊層還包括介質材料,所述介質材料填充于所述堆疊層的間隙內。

    14、第二方面,本公開實施例提供了一種封裝結構的制備方法,所述方法包括:

    15、提供基底和第一芯片,將所述第一芯片沿第一方向放置在所述基底上;

    16、在所述第一芯片上形成至少一層堆疊層;

    17、其中,每一所述堆疊層包括轉接板結構和至少一個芯片連接結構,所述至少一個芯片連接結構和所述轉接板結構沿第二方向放置;所述芯片連接結構包括第二芯片和第一重布線層,所述第一重布線層靠近所述芯片連接結構的第一表面;所述轉接板結構包括第二重布線層和至少一個導電柱,所述第二重布線層靠近所述轉接板結構的第一表面,所述至少一個導電柱與所述第二重布線層電連接;所述第二芯片與所述第一芯片電連接,且所述第二重布線層與所述第一芯片電連接;每一所述堆疊層還包括靠近所述堆疊層的第一表面的第三重布線層,所述至少一個導電柱與所述第三重布線層電連接;所述芯片連接結構由有源芯片晶圓切割得到,所述轉接板結構由轉接板晶圓切割得到。

    18、在一些實施例中,形成每一所述堆疊層,包括:

    19、在所述第一芯片上沿所述第二方向放置所述轉接板結構和所述至少一個芯片連接結構;

    20、填充覆蓋于所述轉接板結構和所述至少一個芯片連接結構的暴露表面的介質層,所述介質層由介質材料組成;

    21、對所述介質層和所述轉接板結構進行刻蝕處理,以使所述至少一個導電柱暴露;

    22、形成所述第三重布線層,將所述第三重布線層與所述至少一個導電柱電連接。

    23、在一些實施例中,形成所述第三重布線層之后,所述方法還包括:

    24、在所述第三重布線層上形成第一鍵合層,將所述第一鍵合層與所述第三重布線層電連接;

    25、其中,相鄰的兩個所述堆疊層通過所述第一鍵合層電連接。

    26、在一些實施例中,所述封裝結構還包括多個第一導電層,所述多個第一導電層位于所述第一芯片內;所述芯片連接結構還包括至少一個第二導電層,所述至少一個第二導電層位于所述第二芯片內,且靠近所述芯片連接結構的第一表面;所述至少一個第二導電層通過所述第一重布線層與所述第一導電層電連接,且所述第二重布線層與所述第一導電層電連接;對所述介質層和所述轉接板結構進行刻蝕處理之后,所述方法還包括:

    27、在所述第二芯片內形成至少一個第三導電層,且所述至少一個第三導電層靠近所述芯片連接結構的第二表面;所述芯片連接結構的第一表面和所述芯片連接結構的第二表面相對;

    28、在所述第二芯片內形成第四重布線層,且所述第四重布線層靠近所述芯片連接結構的第二表面,將所述第四重布線層與所述至少一個第三導電層電連接;

    29、將所述第三重布線層與所述至少一個導電柱電連接,包括:

    30、將所述第三重布線層分別與所述至少一個導電柱和所述第四重布線層電連接。

    31、本公開提供了一種封裝結構及其制備方法,該封裝結構包括沿第一方向依次堆疊的基底、第一芯片和至少一層堆疊層;每一堆疊層包括轉接板結構和至少一個芯片連接結構,至少一個芯片連接結構和轉接板結構沿第二方向放置;芯片連接結構包括第二芯片和第一重布線層,第一重布線層靠近芯片連接結構的第一表面;轉接板結構包括第二重布線層和至少一個導電柱,第二重布線層靠近轉接板結構的第一表面,至少一個導電柱與第二重布線層電連接;第二芯片與第一芯片電連接,且第二重布線層本文檔來自技高網...

    【技術保護點】

    1.一種封裝結構,其特征在于,所述封裝結構包括沿第一方向依次堆疊的基底、第一芯片和至少一層堆疊層;每一所述堆疊層包括轉接板結構和至少一個芯片連接結構,所述至少一個芯片連接結構和所述轉接板結構沿第二方向放置;

    2.根據權利要求1所述的封裝結構,其特征在于,每一所述堆疊層還包括位于所述第三重布線層上的第一鍵合層,所述第一鍵合層與所述第三重布線層電連接,且相鄰的兩個所述堆疊層通過所述第一鍵合層電連接。

    3.根據權利要求1所述的封裝結構,其特征在于,所述封裝結構還包括多個第一導電層,所述多個第一導電層位于所述第一芯片內;所述芯片連接結構還包括至少一個第二導電層,所述至少一個第二導電層位于所述第二芯片內,且靠近所述芯片連接結構的第一表面;

    4.根據權利要求3所述的封裝結構,其特征在于,所述芯片連接結構還包括至少一個第三導電層和第四重布線層,所述至少一個第三導電層和所述第四重布線層位于所述第二芯片內,且靠近所述芯片連接結構的第二表面;所述芯片連接結構的第一表面和所述芯片連接結構的第二表面相對;

    5.根據權利要求1所述的封裝結構,其特征在于,所述芯片連接結構還包括位于所述芯片連接結構的第一表面的第二鍵合層,所述第二鍵合層與所述第一重布線層電連接;所述轉接板結構還包括位于所述轉接板結構的第一表面的第三鍵合層,所述第三鍵合層與所述第二重布線層電連接;

    6.根據權利要求1所述的封裝結構,其特征在于,每一所述堆疊層還包括介質材料,所述介質材料填充于所述堆疊層的間隙內。

    7.一種封裝結構的制備方法,其特征在于,所述方法包括:

    8.根據權利要求7所述的方法,其特征在于,形成每一所述堆疊層,包括:

    9.根據權利要求8所述的方法,其特征在于,形成所述第三重布線層之后,所述方法還包括:

    10.根據權利要求8所述的方法,其特征在于,所述封裝結構還包括多個第一導電層,所述多個第一導電層位于所述第一芯片內;所述芯片連接結構還包括至少一個第二導電層,所述至少一個第二導電層位于所述第二芯片內,且靠近所述芯片連接結構的第一表面;所述至少一個第二導電層通過所述第一重布線層與所述第一導電層電連接,且所述第二重布線層與所述第一導電層電連接;對所述介質層和所述轉接板結構進行刻蝕處理之后,所述方法還包括:

    ...

    【技術特征摘要】

    1.一種封裝結構,其特征在于,所述封裝結構包括沿第一方向依次堆疊的基底、第一芯片和至少一層堆疊層;每一所述堆疊層包括轉接板結構和至少一個芯片連接結構,所述至少一個芯片連接結構和所述轉接板結構沿第二方向放置;

    2.根據權利要求1所述的封裝結構,其特征在于,每一所述堆疊層還包括位于所述第三重布線層上的第一鍵合層,所述第一鍵合層與所述第三重布線層電連接,且相鄰的兩個所述堆疊層通過所述第一鍵合層電連接。

    3.根據權利要求1所述的封裝結構,其特征在于,所述封裝結構還包括多個第一導電層,所述多個第一導電層位于所述第一芯片內;所述芯片連接結構還包括至少一個第二導電層,所述至少一個第二導電層位于所述第二芯片內,且靠近所述芯片連接結構的第一表面;

    4.根據權利要求3所述的封裝結構,其特征在于,所述芯片連接結構還包括至少一個第三導電層和第四重布線層,所述至少一個第三導電層和所述第四重布線層位于所述第二芯片內,且靠近所述芯片連接結構的第二表面;所述芯片連接結構的第一表面和所述芯片連接結構的第二表面相對;

    5.根據權利要求1所述的封裝結構,其特征在于,所述芯...

    【專利技術屬性】
    技術研發人員:汪松王逸群孫遠汪澤
    申請(專利權)人:湖北江城芯片中試服務有限公司
    類型:發明
    國別省市:

    網友詢問留言 已有0條評論
    • 還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。

    1
    主站蜘蛛池模板: 精品久久久久久无码中文字幕漫画| 麻豆AV无码精品一区二区| 无码人妻精品一区二区三区久久久 | 免费无码VA一区二区三区| 性色av极品无码专区亚洲| 一本大道东京热无码一区| 无码人妻aⅴ一区二区三区| 久久午夜无码鲁丝片直播午夜精品| 精品久久久无码人妻中文字幕豆芽| 久久久久亚洲AV成人无码| 无码人妻精品一区二区蜜桃AV| 色综合久久无码五十路人妻| 无码视频在线播放一二三区| 无码一区18禁3D| 亚洲中文字幕无码mv| 久久精品国产亚洲AV无码偷窥 | 亚洲桃色AV无码| 国产一区二区三区无码免费| 亚洲国产成人精品无码区在线秒播 | 日韩专区无码人妻| 国产精品无码一区二区在线观| 久久无码专区国产精品发布| 亚洲精品无码永久在线观看你懂的| 国产精品午夜无码体验区| 少妇极品熟妇人妻无码| 中文午夜人妻无码看片| 无码人妻精品一区二区三| 亚洲精品无码久久久久sm| 国产精品无码a∨精品| 国产AV无码专区亚洲AWWW| 人妻无码一区二区三区| 无码国内精品久久人妻麻豆按摩 | 精品久久久久久久无码久中文字幕 | 亚洲AV无码不卡在线播放| 亚洲国产精品无码久久久不卡| 国产成人无码一区二区在线观看| 亚洲?V无码成人精品区日韩| 国产成人AV无码精品| 国产精品VA在线观看无码不卡| 国产午夜无码精品免费看| 无码囯产精品一区二区免费|