【技術實現步驟摘要】
本申請涉及集成電路，特別是涉及一種半導體器件和半導體器件的制備方法。
技術介紹
1、由于電子技術的發展，半導體器件的小型化發展迅速，半導體器件的設計規則正在減少，晶體管的制備工藝已經進入10納米級別甚至3納米級別。
2、然而，隨著半導體器件尺寸的微縮，接觸插塞的尺寸不斷減小以及相鄰接觸之間的距離也不斷縮小，在制備過程中，增加了形成斷路和短路的風險，對半導體制備工藝提出了更高的要求。
技術實現思路
1、基于此，本申請實施例提供了一種半導體器件和半導體器件的制備方法，可以增大接觸插塞的制備工藝的窗口，減小接觸短路或斷路的風險等優點。
2、第一方面，本申請根據一些實施例，提供一種半導體器件，包括：
3、多個位線結構，設置在襯底上，所述多個位線結構中的每個包括位線和位線側壁保護層，所述位線包括第一半導體層，金屬導線層和位線蓋層，所述位線側壁保護層覆蓋所述位線的兩個側壁；
4、多個接觸插塞，設置在襯底上，所述多個接觸插塞位于相鄰的所述位線結構之間，所述接觸插塞在垂直于襯底的方向上的高度低于所述位線結構在垂直于襯底的方向上的高度；
5、多個結合墊，所述多個結合墊位于所述多個接觸插塞上，與所述多個接觸插塞對應連接，所述多個結合墊在垂直于襯底的方向上的高度高于所述位線結構在垂直于襯底的方向上的高度，所述結合墊覆蓋部分所述位線結構的頂面，在所述位線結構頂面上斷開；
6、其中，所述結合墊包括第一金屬材料層和第二金屬材料層，所述第二
7、在一些實施例中，所述第二金屬材料層包括第一部分和第二部分，所述第一部分在垂直于襯底的方向上的高度小于所述位線結構在垂直于襯底的方向上的高度，所述第二部分在垂直于襯底的方向上的高度大于所述位線結構在垂直于襯底的方向上的高度，第一部分和曲率和所述第二部分的曲率不同。
8、在一些實施例中，所述半導體器件，還包括，
9、金屬硅化物層，所述金屬硅化物層設置在所述接觸插塞和所述結合墊之間。
10、在一些實施例中，所述金屬硅化物在垂直于襯底的方向上的高度高于所述金屬導線層在垂直于襯底的方向上的高度。
11、在一些實施例中，所述的半導體器件，還包括，
12、絕緣結構，所述絕緣結構填充所述多個結合墊之間，所述絕緣結構在垂直于襯底的方向上的高度等于所述結合墊在垂直于襯底的方向上的高度。
13、第二方面，本申請還根據一些實施例，提供一種半導體器件的制備方法，包括：
14、在襯底上形成多個位線結構，所述多個位線結構中的每個包括位線和位線側壁保護層，所述位線包括第一半導體層，金屬導線層和位線蓋層，所述位線側壁保護層覆蓋所述位線的兩個側壁；
15、在襯底上形成多個接觸插塞，所述多個接觸插塞位于相鄰的所述位線結構之間，所述接觸插塞在垂直于襯底的方向上的高度低于所述位線結構在垂直于襯底的方向上的高度；
16、在所述多個接觸插塞上形成多個結合墊，所述多個結合墊位于所述多個接觸插塞上，與所述多個接觸插塞對應連接，所述多個結合墊在垂直于襯底的方向上的高度高于所述位線結構在垂直于襯底的方向上的高度，所述結合墊覆蓋部分所述位線結構的頂面，在所述位線結構頂面上斷開；
17、其中，所述結合墊包括第一金屬材料層和第二金屬材料層，所述第二金屬材料層位于所述第一金屬材料層上，所述第一金屬材料層具有l型橫截面。
18、在一些實施例中，提供第一半導體結構包括：
19、所述在襯底上形成多個接觸插塞包括：
20、在所述多個位線結構之間沉積接觸插塞材料層，回刻所述接觸插塞材料層，形成所述接觸插塞，所述接觸插塞在垂直于襯底的方向上的高度低于所述位線在垂直于襯底的方向上的高度。
21、在一些實施例中，在所述多個接觸插塞上形成多個結合墊包括：
22、在所述接觸插塞和所述位線結構上沉積初始第一金屬材料層，所述初始第一金屬材料層覆蓋所述接觸插塞和所述位線結構的表面；
23、在所述初始第一金屬材料層的表面沉積初始第二金屬材料層，所述初始第二金屬材料層在垂直于襯底的方向上的高度高于所述位線在垂直于襯底的方向上的高度，研磨打平所述第二金屬材料層；
24、使用第一刻蝕方法刻蝕所述初始第二金屬材料層，露出所述初始第一金屬材料層；
25、使用第二刻蝕方法刻蝕所述初始第一金屬材料層，形成具有l型橫截面的所述第一金屬材料層。
26、在一些實施例中，在所述多個接觸插塞上形成多個結合墊之前還包括：
27、在所述接觸插塞上形成金屬硅化物層，所述金屬硅化物在垂直于襯底的方向上的高度高于所述金屬導線層在垂直于襯底的方向上的高度。
28、在一些實施例中，在所述多個接觸插塞上形成多個結合墊之后還包括：
29、清洗所述結合墊；
30、在所述多個結合墊之間填充絕緣結構，所述絕緣結構在垂直于襯底的方向上的高度等于所述結合墊在垂直于襯底的方向上的高度。
31、本申請提供的半導體結構及其制備方法至少具有如下有益效果：
32、本申請提供的半導體器件及半導體器件的制備方法，半導體器件中結合墊包括第一金屬材料層和第二金屬材料層，第二金屬材料層位于第一金屬材料層上，第一金屬材料層具有l型橫截面，可以使相鄰的結合墊相互斷開，防止結合墊形成短路，同時第二金屬材料層又不會減小太多而導致結合墊的電阻過大甚至導致結合墊斷路。
本文檔來自技高網...【技術保護點】
1.一種半導體器件，其特征在于，包括：
2.根據權利要求1所述的半導體器件，其特征在于，
3.根據權利要求1所述的半導體器件，其特征在于，還包括，
4.根據權利要求3所述的半導體器件，其特征在于，
5.根據權利要求1-4任一項所述的半導體器件，還包括，
6.一種半導體器件的制備方法，其特征在于，
7.根據權利要求6所述的半導體器件的制備方法，其特征在于，
8.根據權利要求6所述的半導體器件的制備方法，?在所述多個接觸插塞上形成多個結合墊包括：
9.根據權利要求6-8任一項所述的半導體器件的制備方法，在所述多個接觸插塞上形成多個結合墊之前還包括：
10.根據權利要求9所述的半導體器件的制備方法，在所述多個接觸插塞上形成多個結合墊之后還包括：
【技術特征摘要】
1.一種半導體器件，其特征在于，包括：
2.根據權利要求1所述的半導體器件，其特征在于，
3.根據權利要求1所述的半導體器件，其特征在于，還包括，
4.根據權利要求3所述的半導體器件，其特征在于，
5.根據權利要求1-4任一項所述的半導體器件，還包括，
6.一種半導體器件的制備方法，其特征在于，
7.根據...
【專利技術屬性】
技術研發人員：曹堪宇，應鵬展，李逛城，謝晨帆，陸丹晨，張新成，
申請(專利權)人：長鑫科技集團股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。