【技術實現步驟摘要】
本申請涉及集成電路可測性，具體涉及一種集成電路可測性及測試點插入方法、裝置、設備、介質。
技術介紹
1、隨著集成電路(ic)制造工藝的不斷進步，芯片的規模和集成度日益提升，這使得對ic的測試變得尤為重要。在集成電路設計中，可測性設計(design?for?test，簡稱dft)的目的是在設計階段就插入可測試電路，以便在后續的測試過程中能夠高效地檢測出芯片中的工藝或設計缺陷，從而提高芯片的出廠質量和可靠性。在dft設計中，掃描鏈電路(scan)和自動化測試向量生成(automatic?test?pattern?generation，簡稱atpg)是兩個核心組成部分。掃描鏈電路允許測試向量和測試結果在電路內部進行移位操作，而atpg則負責生成能夠檢測電路中固定型故障(stuck-at?faults，簡稱saf)和跳變故障(transitionfaults，簡稱tf)等缺陷的測試向量。
2、評估atpg性能的重要參數包括測試向量的運行時長、測試覆蓋率以及測試向量的數量，然而，在電路設計中，存在時序違例(時序違例)，例如偽路徑(false?path)或多周期路徑(multicycle?path，簡稱mcp)。
3、在atpg測試中，盡管dft和atpg能夠檢測固定型和跳變故障，但在傳統電路設計中的時序違例，這些時序違例路徑需要被額外處理，若處理不當，它們會導致不定態(x態)在電路中不斷傳播，增加測試向量的推導難度，最終導致測試運行時間和測試向量數量的增加，同時測試覆蓋率也會因為x態的傳播而下降，增加測試向量的推導
4、因此，在atpg過程中如何處理設計中的時序違例成為了一個重要的技術挑戰，基于此，需要一種新的測試技術方案。
技術實現思路
1、有鑒于此，本說明書實施例提供一種集成電路可測性及測試點插入方法、裝置、設備、介質，針對不同違例路徑采用不同插入測試點策略，能夠避免了不定態(x態)在電路中不斷傳播，因而能夠降低測試向量生成的推導難度、測試運行時間和測試向量數量等，同時測試覆蓋率也會因為不受x態的傳播而顯著得到提升。
2、本說明書實施例提供以下技術方案：
3、一種集成電路測試點插入方法，包括：
4、獲取待測試電路的若干條時序違例路徑；
5、根據每條時序違例路徑在測試過程對應的捕獲路徑，確定每條時序違例路徑對應捕獲路徑的路徑設置選項；其中，路徑設置選項用于表征出捕獲路徑的路徑信息，路徑設置選項包括以下任一單獨選項或多個選項組合的復合選項：-from，-through，-to，其中-from用于表征捕獲路徑的路徑起點，-through用于表征捕獲路徑的路徑途徑點，-to用于表征捕獲路徑的路徑終點；
6、對每條時序違例路徑進行插入測試點處理，其中插入處理過程包括：若時序違例路徑所對應捕獲路徑包含有不止一個路徑設置選項，則在最后一個不屬于“-to”設置選項的時序違例路徑后插入測試點；若時序違例路徑所對應捕獲路徑中只有一個路徑設置選項，且該路徑設置選項不屬于“-to”設置選項，則在時序違例路徑后插入測試點，反之則在自動化向量生成時將時序違例路徑終點屏蔽。
7、與現有技術相比，本說明書實施例采用的上述至少一個技術方案能夠達到的有益效果至少包括：
8、通過對時序違例路徑針對性的測試點插入，使違例路徑上的不定態(x)不會繼續向后傳播，從而電路能夠被充分測試，來提高測試覆蓋率，并且能夠控制和限制不確定態的傳播，降低了自動測試模式生成工具在推導測試模式時的復雜度，具體插入策略依據時序違例路徑的不同設置("-from"、"-through"、"-to")而定，降低了atpg的推導難度；
9、另外，通過在電路中插入測試點能夠顯著提高含時序違例電路的transitionatpg測試效率和質量，通過精準插入測試點控制不定態傳播，有效降低了atpg的運行時間和測試向量數量，同時大幅提升了測試覆蓋率。
本文檔來自技高網...【技術保護點】
1.一種集成電路測試點插入方法，其特征在于，包括：
2.根據權利要求1所述的集成電路測試點插入方法，其特征在于，在確定每條時序違例路徑對應捕獲路徑的路徑設置選項時，先確定該時序違例路徑在測試過程存在的捕獲路徑，然后根據捕獲路徑中存在的捕獲過程，確定每一個捕獲過程對應的路徑設置選項。
3.根據權利要求1所述的集成電路測試點插入方法，其特征在于，在插入測試點時，先判斷該時序違例路徑是否已插入過測試點，若是，則不再重復插入測試點，若否，則插入測試點。
4.根據權利要求1所述的集成電路測試點插入方法，其特征在于，時序違例路徑的類型包括偽路徑或多周期路徑，其中偽路徑使用set_false_path語句描述，多周期路徑使用set_multicycle語句描述。
5.根據權利要求1-4中任意一項所述的集成電路測試點插入方法，其特征在于，所述測試點包括掃描單元scan?cell、與門AND和數據選擇器MUX；
6.一種集成電路可測試性處理方法，其特征在于，包括：
7.一種集成電路測試點插入裝置，其特征在于，包括：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。