System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術實現步驟摘要】
本專利技術涉及半導體,尤其涉及一種半導體器件及其制造方法。
技術介紹
1、環柵晶體管相對于平面晶體管和鰭式場效應晶體管具有較高的柵控能力等優勢,因此當半導體器件和/或集成電路包括的各個晶體管采用環柵晶體管時可以提高半導體器件和集成電路的工作性能。
2、但是,在半導體器件和/或集成電路中一部分環柵晶體管相對于另一部分環柵晶體管具有較厚的柵介質層的情況下,難以采用現有的制造方法實現上述兩種環柵晶體管的制造。
技術實現思路
1、本專利技術的目的在于提供一種半導體器件及其制造方法,用于在同一半導體襯底上實現具有較厚的柵介質層的環柵晶體管與半導體器件和/或集成電路中其余環柵晶體管的制造,降低上述兩種環柵晶體管的集成難度。
2、為了實現上述目的,第一方面,本專利技術提供了一種半導體器件,該半導體器件包括:半導體襯底、第一環柵晶體管和第二環柵晶體管。第一環柵晶體管和第二環柵晶體管沿平行于半導體襯底表面的方向間隔設置在半導體襯底上。其中,沿半導體襯底的厚度方向,第一環柵晶體管包括的第一納米結構的層數小于第二環柵晶體管包括的第二納米結構的層數。每層第一納米結構均包括第一半導體材料部,且每層第一半導體材料部與相應層第二納米結構一體成型且沿半導體襯底的厚度方向對齊。任一層第一納米結構與相鄰的第一結構具有第一間距,第一結構為半導體襯底和/或相鄰層第一納米結構。任一層第二納米結構與相鄰的第二結構具有第二間距,第二結構為半導體襯底和/或相鄰層第二納米結構,第一間距大于第二間距。第一環柵
3、采用上述技術方案的情況下,本專利技術提供的半導體器件中,第一環柵晶體管包括的第一納米結構的層數小于第二環柵晶體管包括的第二納米結構的層數。并且,第一環柵晶體管包括的任一層第一納米結構與相鄰的第一結構具有第一間距。第二環柵晶體管包括的任一層第二納米結構與相鄰的第二結構具有第二間距。上述第一間距大于第二間距。基于此,因第一環柵晶體管包括的柵介質層和柵極至少依次環繞在第一納米結構的外周、以及第二環柵晶體管包括的柵介質層和柵極至少依次環繞在第二納米結構的外周,故在第一間距大于第二間距的情況下,即使上述第一環柵晶體管包括的柵介質層的厚度大于上述第二環柵晶體管包括的柵介質層的厚度,也不會在同一半導體襯底上制造上述第一環柵晶體管和第二環柵晶體管時出現因上述第一環柵晶體管包括的柵介質層的厚度較大使得第一納米結構與半導體襯底的間距、以及相鄰兩層第一納米結構的間距過小而導致后續第一環柵晶體管包括的柵介質層只能部分填充和/或第一環柵晶體管包括的柵極不能填充或只能部分填充的問題。并且,每層第一納米結構均包括第一半導體材料部,且每層第一半導體材料部與相應層第二納米結構一體成型且沿半導體襯底的厚度方向對齊。基于此,在實際的制造過程中,能夠在同一半導體襯底上,并基于相同的第一半導體材料層(用于制造第一半導體材料部和第二納米結構)實現具有較厚的柵介質層的環柵晶體管與其余環柵晶體管的制造,確保第一環柵晶體管包括的柵介質層和柵極、以及第二環柵晶體管包括的柵介質層和柵極的厚度均能夠滿足工作要求,提高上述兩個環柵晶體管的良率和制造效率的同時,還能夠降低上述兩種環柵晶體管的集成難度。
4、在一種示例中,在同一第一環柵晶體管包括的所有層第一納米結構中,至少位于頂層的第一納米結構還包括環繞在第一半導體材料部外周的第二半導體材料部。第二半導體材料部的載流子遷移率大于第一半導體材料部的載流子遷移率。
5、在一種示例中,在至少兩層第一納米結構還包括第二半導體材料部的情況下,在包括第二半導體材料部的所有層第一納米結構中,沿背離半導體襯底的方向,不同層第一納米結構包括的不同第二半導體材料部的厚度逐漸增大。其中,不同層第一納米結構包括的不同第二半導體材料部的材料相同;或者,不同層第一納米結構包括的不同第二半導體材料部的部分材料不同。
6、在一種示例中,第一半導體材料部和第二半導體材料部的材料包括硅、鍺硅或鍺。其中,第二半導體材料部中的鍺含量比第一半導體材料部中的鍺含量高至少20%。
7、第二方面,本專利技術提供了一種半導體器件的制造方法,該半導體器件的制造方法包括:首先,提供一半導體襯底。接下來,在半導體襯底上形成第一環柵晶體管和第二環柵晶體管。第一環柵晶體管和第二環柵晶體管沿平行于半導體襯底表面的方向間隔設置在半導體襯底上。其中,沿半導體襯底的厚度方向,第一環柵晶體管包括的第一納米結構的層數小于第二環柵晶體管包括的第二納米結構的層數。每層第一納米結構均包括第一半導體材料部,且每層第一半導體材料部與相應層第二納米結構一體成型且沿半導體襯底的厚度方向對齊。任一層第一納米結構與相鄰的第一結構具有第一間距,第一結構為半導體襯底和/或相鄰層第一納米結構。任一層第二納米結構與相鄰的第二結構具有第二間距,第二結構為半導體襯底和/或相鄰層第二納米結構,第一間距大于第二間距。第一環柵晶體管包括的柵介質層的厚度大于第二環柵晶體管包括的柵介質層的厚度。
8、在一種示例中,在半導體襯底上形成第一環柵晶體管和第二環柵晶體管,包括:在半導體襯底上形成間隔分布的第一有源結構和第二有源結構。第一有源結構包括至少兩層第一半導體材料部、以及設置在至少兩層第一半導體材料部沿長度方向兩側的第一環柵晶體管包括的第一源/漏區。第二有源結構包括至少兩層第一半導體材料部、以及設置在至少兩層第一半導體材料部沿長度方向兩側的第二環柵晶體管包括的第二源/漏區。第一有源結構和第二有源結構包括的第一半導體材料部的層數相同且一體成型。第一有源結構中相鄰兩層第一半導體材料部的間距等于第二有源結構中相鄰兩層第一半導體材料部的間距。接下來,形成覆蓋在第一有源結構包括至少兩層第一半導體材料部外周的第一介質層,以及圍繞在第一介質層外周的第二介質層。第一介質層和第二介質層的材料不同,且第二介質層的頂部和第一介質層的頂部平齊。接下來,在掩膜結構的保護作用下,采用刻蝕工藝分別對第二介質層和第一介質層進行刻蝕,以對逐層暴露的第一有源結構包括的至少兩層第一半導體材料部進行處理,獲得第一環柵晶體管包括的第一納米結構。掩膜結構覆蓋在第二有源結構包括至少兩層第一半導體材料部的外周。
9、在一種示例中,在掩膜結構的保護作用下,采用刻蝕工藝分別對第二介質層和第一介質層進行刻蝕,以對逐層暴露的第一有源結構包括的至少兩層第一半導體材料部進行處理,包括:在掩膜結構的保護作用下,對第二介質層進行第一回刻處理,直至全部暴露出位于頂層的待去除層上方的預保留層。經第一回刻處理后的第二介質層的頂部高度不高于暴露出的預保留層的最小底部高度、且不低于位于頂層的待去除層厚度的n分之m。預保留層是與相應第一納米結構所在位置重疊的第一半導體材料部。待去除層是未對應形成至少部分第一納米結構的第一半導體材料部。n為大于1的正整數,m為大于等于1的正整數、且m>n。接下來,至少去除第一介質層沿半導體襯底厚度方向暴露在第二介質層之外的部分。接下來,采用沉積工藝在暴露出的本文檔來自技高網...
【技術保護點】
1.一種半導體器件,其特征在于,包括:半導體襯底、第一環柵晶體管和第二環柵晶體管;所述第一環柵晶體管和所述第二環柵晶體管沿平行于半導體襯底表面的方向間隔設置在所述半導體襯底上;
2.根據權利要求1所述的半導體器件,其特征在于,在同一所述第一環柵晶體管包括的所有層所述第一納米結構中,至少位于頂層的所述第一納米結構還包括環繞在所述第一半導體材料部外周的第二半導體材料部;所述第二半導體材料部的載流子遷移率大于所述第一半導體材料部的載流子遷移率。
3.根據權利要求2所述的半導體器件,其特征在于,在至少兩層所述第一納米結構還包括所述第二半導體材料部的情況下,在包括所述第二半導體材料部的所有層所述第一納米結構中,沿背離所述半導體襯底的方向,不同層所述第一納米結構包括的不同所述第二半導體材料部的厚度逐漸增大;
4.根據權利要求2所述的半導體器件,其特征在于,所述第一半導體材料部和所述第二半導體材料部的材料包括硅、鍺硅或鍺;
5.一種半導體器件的制造方法,其特征在于,包括:
6.根據權利要求5所述的半導體器件的制造方法,其特征在于,所述
7.根據權利要求6所述的半導體器件的制造方法,其特征在于,所述在掩膜結構的保護作用下,采用刻蝕工藝分別對所述第二介質層和所述第一介質層進行刻蝕,以對逐層暴露的所述第一有源結構包括的至少兩層所述第一半導體材料部進行處理,包括:
8.根據權利要求7所述的半導體器件的制造方法,其特征在于,N分之M大于等于1/5、且小于等于2/3;
9.根據權利要求7所述的半導體器件的制造方法,其特征在于,采用沉積工藝在暴露出的結構的外周形成所述第二半導體材料部前,第一介質層的頂部高度低于位于頂層的所述待去除層的頂部高度的情況下,去除暴露出的所述待去除層的同時,去除所述第二半導體材料部位于所述待去除層上的部分;
10.根據權利要求5~9任一項所述的半導體器件的制造方法,其特征在于,所述第一介質層的材料包括:氧化硅、氮化硅和氮氧化硅中的至少一種;
...【技術特征摘要】
1.一種半導體器件,其特征在于,包括:半導體襯底、第一環柵晶體管和第二環柵晶體管;所述第一環柵晶體管和所述第二環柵晶體管沿平行于半導體襯底表面的方向間隔設置在所述半導體襯底上;
2.根據權利要求1所述的半導體器件,其特征在于,在同一所述第一環柵晶體管包括的所有層所述第一納米結構中,至少位于頂層的所述第一納米結構還包括環繞在所述第一半導體材料部外周的第二半導體材料部;所述第二半導體材料部的載流子遷移率大于所述第一半導體材料部的載流子遷移率。
3.根據權利要求2所述的半導體器件,其特征在于,在至少兩層所述第一納米結構還包括所述第二半導體材料部的情況下,在包括所述第二半導體材料部的所有層所述第一納米結構中,沿背離所述半導體襯底的方向,不同層所述第一納米結構包括的不同所述第二半導體材料部的厚度逐漸增大;
4.根據權利要求2所述的半導體器件,其特征在于,所述第一半導體材料部和所述第二半導體材料部的材料包括硅、鍺硅或鍺;
5.一種半導體器件的制造方法,其特征在于,包括:...
【專利技術屬性】
技術研發人員:李永亮,張曦,高建峰,楊美音,劉頌,羅軍,
申請(專利權)人:北京知識產權運營管理有限公司,
類型:發明
國別省市:
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。