【技術實現步驟摘要】
本專利技術涉及數據通信，尤其涉及一種基于fpga的twamp-light模型的鏈路性能測量算法。
技術介紹
1、隨著網絡技術的高速發展和相關應用日益深入，以及隨之而來越來越高的需求，網絡中承載的業務也越來越多，視頻、游戲，尤其是在大型網絡環境下，如移動網絡、數據中心等業務對網絡性能(丟包，時延等)提出的要求越來越高，網絡鏈路性能的檢測也同時變得越來越重要。
2、因此，企業網絡中需要基于標準的、有效的性能監測工具，用以充分了解網絡的時延，抖動和丟包情況，從而根據測試結果及時對網絡進行調整和優化，達到滿足業務需求的目的。
3、在傳統ip網絡中，使用標準協議測量ip網絡性能始終是一項挑戰，對應ip網絡的性能統計一直缺乏有效、輕便、通用的oam性能統計工具。為了解決該問題，ietf?ippm(ipperformance?monitoring)工作組提出一系列協議來解決該問題，twamp就是該工作組提出的一個ip網絡oam性能統計工具，于是twamp技術就在這種背景下發展起來。
4、twamp使大型企業網絡操作人員可以靈活地選擇解決方案，使他們可以通過部署在網絡中所有設備間的互操作性全面了解網絡性能。twamp通過網絡中的路由器和交換機之間的合作測量核心和邊緣ip性能。任意兩個終端都可以互操作，因此減少了管理人員部署采用封閉的專有協議測量性能的系統需要。
技術實現思路
1、本專利技術的目的在于提供一種基于fpga的twamp-light模型的鏈路性能測量算
2、為了實現上述專利技術目的，本專利技術的技術方案為：
3、依據本專利技術的一個方面，提供了一種基于fpga的twamp-light模型的鏈路性能測量算法，所述方法包括：
4、將test-request報文攜帶測量鏈路信息從sender端發出，responder端收到報文后解析并提取對應信息，并記錄接收時間，再重新填寫進test-response報文中發送，sender端接收收鎖存時間值信息，并提取所有時間值，計算鏈路質量。
5、步驟1，sender端通過上層配置得到五元組等信息，存入對應序列號的ram中，通過發包模塊，按照報文格式填寫對應字段，根據設定周期或個數定時定量發送。
6、步驟2，responder端在收到test-request報文后，提取序列號和時間戳等信息，同時記錄收包時刻的時間戳。
7、步驟3，responder端根據反射報文格式，將接收時間戳t2，發送時間戳t3，sender發送時間戳t1填入，同時將提取的序列號帶上，用于sender端計算不同鏈路的性能。
8、步驟4，sender端在接收到反射的test-response報文后，收包模塊會在收到包后記錄接收時間戳，同時會按格式提取所有時間戳。
9、步驟5，sender端按照提取到的sequence?number和所有四個時間戳，計算對應鏈路的延時和個數(用以計算丟包率)，存儲到對應鏈路的ram中。
10、步驟6，sender端還需讀取存入的上次測試的時延，計算抖動。還需讀出所有延時計算平均延時和平均抖動。
11、依據本專利技術的另一個方面，提供了一種基于fpga的twamp-light模型的鏈路性能測量算法，所述模塊包括：
12、發送周期生成模塊，用于生成配置發送所需的各個時間周期脈沖，觸發發包使能，同時也支持按packets個數發包。
13、時間戳維護模塊，用于生成內部時間信息，計算路徑延時。通常用同步以太網的125m或者250m時鐘維護。
14、test-request報文生成模塊，用于在發包脈沖生成時，按照格式生成test-request報文，并攜帶上發送時間戳t1。
15、test-request報文接收模塊，用于在接收到test-request報文時，鎖存接收時間戳t2，并且提取報文攜帶的信息，包括sequnence?number和發送時間戳t1。
16、test-response報文發送模塊，用于收到test-request報文后回包。在發送時鎖存發送時間戳t3，同時將接收模塊提取和鎖存的時間戳放入報文中發送出去。
17、test-response報文接收模塊，用于接收反射的test-response報文，同時鎖存接收時間戳t4，并提取報文所含的3個時間戳，以及sequnence?number。
18、時延抖動計算存儲模塊，根據公式計算每個測試周期的時延，再感覺時延計算抖動，存儲所有周期的時延和抖動，計算平均值。統計收發包個數，計算丟包率。
19、如前所述，步驟1中，fpga需要上層配置鏈路測量的所有信息，包括測試周期，測試個數，測試序列號，五元組信息等，這些信息將存儲在fpga的ram中，ram深度為需要最大同時支持的twamp條數。fpga會在生成的周期脈沖為1時，輪詢存儲的所有ram，如果查詢到周期匹配且發送個數不為0的地址，將會將發送使能打開，同時鎖存發送時間戳，再將ram對應地址的中存儲的信息，發送到發包模塊中。
20、步驟2和3中，fpga會在收包時，鎖存接收時間戳和報文中所含的包括sequnencenumber在內的信息，因為測試報文是依次發送的，所以無需存入ram中。然后test-response發包模塊會通過收包模塊鎖存的信息，構建新的test-response報文，同時鎖存發送時間，向sender端反射。
21、步驟4中，fpga處理和步驟2類似，sender端接收到反射的報文后，會鎖存接收時間戳，同時按照格式提取senquence?number和所有時間戳信息。
22、步驟5和6，fpga需計算對應序列號的時延，將時延值存入序列號對應的ram中。讀取上一次的時延值，計算抖動，將所有抖動值也存入對應序列號的ram中。平均時延和抖動的計算，也會按照輪詢的方式，讀出所有時延值和抖動值，分別計算平均值。同時在收到報文時計數，計算對應周期的收發包數，計算丟包率。
23、本專利技術的有益效本文檔來自技高網...
【技術保護點】
1.一種基于FPGA的TWAMP-Light模型的鏈路性能測量算法，其特征在于，所述方法包括：
2.根據權利要求1所述的一種基于FPGA的TWAMP-Light模型的鏈路性能測量算法，其特征在于，所述模塊包括：
3.根據權利要求1所述的一種基于FPGA的TWAMP-Light模型的鏈路性能測量算法，其特征在于，
【技術特征摘要】
1.一種基于fpga的twamp-light模型的鏈路性能測量算法，其特征在于，所述方法包括：
2.根據權利要求1所述的一種基于fpga的twamp-lig...
【專利技術屬性】
技術研發人員：王葉春，
申請(專利權)人：安徽皖通郵電股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。